\n
address_offset : 0x0 Bytes (0x0)
size : 0x40 byte (0x0)
mem_usage : registers
protection :
Write control
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PERID : Peripheral identifier
bits : 0 - 15 (16 bit)
KEY : Peripheral access control key
bits : 16 - 23 (8 bit)
Enumeration: KEYSelect
0 : OFF
No action
1 : CLR
Clear protection
2 : SET
Set protection
3 : SETLCK
Set and lock protection
End of enumeration elements list.
Bridge interrupt flag status
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
FLASH_ : FLASH
bits : 0 - 0 (1 bit)
HSRAMCM0P_ : SRAM CPU
bits : 1 - 1 (1 bit)
HSRAMDSU_ : SRAM DSU
bits : 2 - 2 (1 bit)
APBB_ : HPB1
bits : 3 - 3 (1 bit)
APBA_ : HPB0
bits : 4 - 4 (1 bit)
APBC_ : HPB2
bits : 5 - 5 (1 bit)
LPRAMDMAC_ : SRAM DMAC
bits : 6 - 6 (1 bit)
DIVAS_ : DIVAS
bits : 7 - 7 (1 bit)
Peripheral interrupt flag status - Bridge A
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PAC_ : PAC
bits : 0 - 0 (1 bit)
PM_ : PM
bits : 1 - 1 (1 bit)
MCLK_ : MCLK
bits : 2 - 2 (1 bit)
RSTC_ : RSTC
bits : 3 - 3 (1 bit)
OSCCTRL_ : OSCCTRL
bits : 4 - 4 (1 bit)
OSC32KCTRL_ : OSC32KCTRL
bits : 5 - 5 (1 bit)
SUPC_ : SUPC
bits : 6 - 6 (1 bit)
GCLK_ : GCLK
bits : 7 - 7 (1 bit)
WDT_ : WDT
bits : 8 - 8 (1 bit)
RTC_ : RTC
bits : 9 - 9 (1 bit)
EIC_ : EIC
bits : 10 - 10 (1 bit)
FREQM_ : FREQM
bits : 11 - 11 (1 bit)
TSENS_ : TSENS
bits : 12 - 12 (1 bit)
Peripheral interrupt flag status - Bridge B
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ : PORT
bits : 0 - 0 (1 bit)
DSU_ : DSU
bits : 1 - 1 (1 bit)
NVMCTRL_ : NVMCTRL
bits : 2 - 2 (1 bit)
DMAC_ : DMAC
bits : 3 - 3 (1 bit)
MTB_ : MTB
bits : 4 - 4 (1 bit)
HMATRIXHS_ : HMATRIXHS
bits : 5 - 5 (1 bit)
Peripheral interrupt flag status - Bridge C
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EVSYS_ : EVSYS
bits : 0 - 0 (1 bit)
SERCOM0_ : SERCOM0
bits : 1 - 1 (1 bit)
SERCOM1_ : SERCOM1
bits : 2 - 2 (1 bit)
SERCOM2_ : SERCOM2
bits : 3 - 3 (1 bit)
SERCOM3_ : SERCOM3
bits : 4 - 4 (1 bit)
TCC0_ : TCC0
bits : 9 - 9 (1 bit)
TCC1_ : TCC1
bits : 10 - 10 (1 bit)
TCC2_ : TCC2
bits : 11 - 11 (1 bit)
TC0_ : TC0
bits : 12 - 12 (1 bit)
TC1_ : TC1
bits : 13 - 13 (1 bit)
TC2_ : TC2
bits : 14 - 14 (1 bit)
TC3_ : TC3
bits : 15 - 15 (1 bit)
TC4_ : TC4
bits : 16 - 16 (1 bit)
ADC0_ : ADC0
bits : 17 - 17 (1 bit)
ADC1_ : ADC1
bits : 18 - 18 (1 bit)
SDADC_ : SDADC
bits : 19 - 19 (1 bit)
AC_ : AC
bits : 20 - 20 (1 bit)
DAC_ : DAC
bits : 21 - 21 (1 bit)
CCL_ : CCL
bits : 23 - 23 (1 bit)
PDEC_ : PDEC
bits : 26 - 26 (1 bit)
Peripheral write protection status - Bridge A
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
PAC_ : PAC APB Protect Enable
bits : 0 - 0 (1 bit)
PM_ : PM APB Protect Enable
bits : 1 - 1 (1 bit)
MCLK_ : MCLK APB Protect Enable
bits : 2 - 2 (1 bit)
RSTC_ : RSTC APB Protect Enable
bits : 3 - 3 (1 bit)
OSCCTRL_ : OSCCTRL APB Protect Enable
bits : 4 - 4 (1 bit)
OSC32KCTRL_ : OSC32KCTRL APB Protect Enable
bits : 5 - 5 (1 bit)
SUPC_ : SUPC APB Protect Enable
bits : 6 - 6 (1 bit)
GCLK_ : GCLK APB Protect Enable
bits : 7 - 7 (1 bit)
WDT_ : WDT APB Protect Enable
bits : 8 - 8 (1 bit)
RTC_ : RTC APB Protect Enable
bits : 9 - 9 (1 bit)
EIC_ : EIC APB Protect Enable
bits : 10 - 10 (1 bit)
FREQM_ : FREQM APB Protect Enable
bits : 11 - 11 (1 bit)
TSENS_ : TSENS APB Protect Enable
bits : 12 - 12 (1 bit)
Peripheral write protection status - Bridge B
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
PORT_ : PORT APB Protect Enable
bits : 0 - 0 (1 bit)
DSU_ : DSU APB Protect Enable
bits : 1 - 1 (1 bit)
NVMCTRL_ : NVMCTRL APB Protect Enable
bits : 2 - 2 (1 bit)
DMAC_ : DMAC APB Protect Enable
bits : 3 - 3 (1 bit)
MTB_ : MTB APB Protect Enable
bits : 4 - 4 (1 bit)
HMATRIXHS_ : HMATRIXHS APB Protect Enable
bits : 5 - 5 (1 bit)
Peripheral write protection status - Bridge C
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
EVSYS_ : EVSYS APB Protect Enable
bits : 0 - 0 (1 bit)
SERCOM0_ : SERCOM0 APB Protect Enable
bits : 1 - 1 (1 bit)
SERCOM1_ : SERCOM1 APB Protect Enable
bits : 2 - 2 (1 bit)
SERCOM2_ : SERCOM2 APB Protect Enable
bits : 3 - 3 (1 bit)
SERCOM3_ : SERCOM3 APB Protect Enable
bits : 4 - 4 (1 bit)
TCC0_ : TCC0 APB Protect Enable
bits : 9 - 9 (1 bit)
TCC1_ : TCC1 APB Protect Enable
bits : 10 - 10 (1 bit)
TCC2_ : TCC2 APB Protect Enable
bits : 11 - 11 (1 bit)
TC0_ : TC0 APB Protect Enable
bits : 12 - 12 (1 bit)
TC1_ : TC1 APB Protect Enable
bits : 13 - 13 (1 bit)
TC2_ : TC2 APB Protect Enable
bits : 14 - 14 (1 bit)
TC3_ : TC3 APB Protect Enable
bits : 15 - 15 (1 bit)
TC4_ : TC4 APB Protect Enable
bits : 16 - 16 (1 bit)
ADC0_ : ADC0 APB Protect Enable
bits : 17 - 17 (1 bit)
ADC1_ : ADC1 APB Protect Enable
bits : 18 - 18 (1 bit)
SDADC_ : SDADC APB Protect Enable
bits : 19 - 19 (1 bit)
AC_ : AC APB Protect Enable
bits : 20 - 20 (1 bit)
DAC_ : DAC APB Protect Enable
bits : 21 - 21 (1 bit)
CCL_ : CCL APB Protect Enable
bits : 23 - 23 (1 bit)
PDEC_ : PDEC APB Protect Enable
bits : 26 - 26 (1 bit)
Event control
address_offset : 0x4 Bytes (0x0)
size : 8 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ERREO : Peripheral acess error event output
bits : 0 - 0 (1 bit)
Interrupt enable clear
address_offset : 0x8 Bytes (0x0)
size : 8 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ERR : Peripheral access error interrupt disable
bits : 0 - 0 (1 bit)
Interrupt enable set
address_offset : 0x9 Bytes (0x0)
size : 8 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ERR : Peripheral access error interrupt enable
bits : 0 - 0 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.