\n
address_offset : 0x0 Bytes (0x0)
size : 0x1000 byte (0x0)
mem_usage : registers
protection : not protected
SRAM/NOR-Flash chip-select control register 1
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MBKEN : MBKEN
bits : 0 - 0 (1 bit)
MUXEN : MUXEN
bits : 1 - 1 (1 bit)
MTYP : MTYP
bits : 2 - 3 (2 bit)
MWID : MWID
bits : 4 - 5 (2 bit)
FACCEN : FACCEN
bits : 6 - 6 (1 bit)
BURSTEN : BURSTEN
bits : 8 - 8 (1 bit)
WAITPOL : WAITPOL
bits : 9 - 9 (1 bit)
WAITCFG : WAITCFG
bits : 11 - 11 (1 bit)
WREN : WREN
bits : 12 - 12 (1 bit)
WAITEN : WAITEN
bits : 13 - 13 (1 bit)
EXTMOD : EXTMOD
bits : 14 - 14 (1 bit)
ASYNCWAIT : ASYNCWAIT
bits : 15 - 15 (1 bit)
CBURSTRW : CBURSTRW
bits : 19 - 19 (1 bit)
CCLKEN : CCLKEN
bits : 20 - 20 (1 bit)
SRAM/NOR-Flash chip-select control register 3
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MBKEN : MBKEN
bits : 0 - 0 (1 bit)
MUXEN : MUXEN
bits : 1 - 1 (1 bit)
MTYP : MTYP
bits : 2 - 3 (2 bit)
MWID : MWID
bits : 4 - 5 (2 bit)
FACCEN : FACCEN
bits : 6 - 6 (1 bit)
BURSTEN : BURSTEN
bits : 8 - 8 (1 bit)
WAITPOL : WAITPOL
bits : 9 - 9 (1 bit)
WRAPMOD : WRAPMOD
bits : 10 - 10 (1 bit)
WAITCFG : WAITCFG
bits : 11 - 11 (1 bit)
WREN : WREN
bits : 12 - 12 (1 bit)
WAITEN : WAITEN
bits : 13 - 13 (1 bit)
EXTMOD : EXTMOD
bits : 14 - 14 (1 bit)
ASYNCWAIT : ASYNCWAIT
bits : 15 - 15 (1 bit)
CBURSTRW : CBURSTRW
bits : 19 - 19 (1 bit)
SRAM/NOR-Flash write timing registers 1
address_offset : 0x104 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SRAM/NOR-Flash write timing registers 2
address_offset : 0x10C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SRAM/NOR-Flash write timing registers 3
address_offset : 0x114 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SRAM/NOR-Flash write timing registers 4
address_offset : 0x11C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SRAM/NOR-Flash chip-select timing register 3
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
BUSTURN : BUSTURN
bits : 16 - 19 (4 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SDRAM Control Register 1
address_offset : 0x140 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
NC : Number of column address bits
bits : 0 - 1 (2 bit)
NR : Number of row address bits
bits : 2 - 3 (2 bit)
MWID : Memory data bus width
bits : 4 - 5 (2 bit)
NB : Number of internal banks
bits : 6 - 6 (1 bit)
CAS : CAS latency
bits : 7 - 8 (2 bit)
WP : Write protection
bits : 9 - 9 (1 bit)
SDCLK : SDRAM clock configuration
bits : 10 - 11 (2 bit)
RBURST : Burst read
bits : 12 - 12 (1 bit)
RPIPE : Read pipe
bits : 13 - 14 (2 bit)
SDRAM Control Register 2
address_offset : 0x144 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
NC : Number of column address bits
bits : 0 - 1 (2 bit)
NR : Number of row address bits
bits : 2 - 3 (2 bit)
MWID : Memory data bus width
bits : 4 - 5 (2 bit)
NB : Number of internal banks
bits : 6 - 6 (1 bit)
CAS : CAS latency
bits : 7 - 8 (2 bit)
WP : Write protection
bits : 9 - 9 (1 bit)
SDCLK : SDRAM clock configuration
bits : 10 - 11 (2 bit)
RBURST : Burst read
bits : 12 - 12 (1 bit)
RPIPE : Read pipe
bits : 13 - 14 (2 bit)
SDRAM Timing register 1
address_offset : 0x148 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TMRD : Load Mode Register to Active
bits : 0 - 3 (4 bit)
TXSR : Exit self-refresh delay
bits : 4 - 7 (4 bit)
TRAS : Self refresh time
bits : 8 - 11 (4 bit)
TRC : Row cycle delay
bits : 12 - 15 (4 bit)
TWR : Recovery delay
bits : 16 - 19 (4 bit)
TRP : Row precharge delay
bits : 20 - 23 (4 bit)
TRCD : Row to column delay
bits : 24 - 27 (4 bit)
SDRAM Timing register 2
address_offset : 0x14C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TMRD : Load Mode Register to Active
bits : 0 - 3 (4 bit)
TXSR : Exit self-refresh delay
bits : 4 - 7 (4 bit)
TRAS : Self refresh time
bits : 8 - 11 (4 bit)
TRC : Row cycle delay
bits : 12 - 15 (4 bit)
TWR : Recovery delay
bits : 16 - 19 (4 bit)
TRP : Row precharge delay
bits : 20 - 23 (4 bit)
TRCD : Row to column delay
bits : 24 - 27 (4 bit)
SDRAM Command Mode register
address_offset : 0x150 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MODE : Command mode
bits : 0 - 2 (3 bit)
access : write-only
CTB2 : Command target bank 2
bits : 3 - 3 (1 bit)
access : write-only
CTB1 : Command target bank 1
bits : 4 - 4 (1 bit)
access : write-only
NRFS : Number of Auto-refresh
bits : 5 - 8 (4 bit)
access : read-write
MRD : Mode Register definition
bits : 9 - 21 (13 bit)
access : read-write
SDRAM Refresh Timer register
address_offset : 0x154 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
CRE : Clear Refresh error flag
bits : 0 - 0 (1 bit)
access : write-only
COUNT : Refresh Timer Count
bits : 1 - 13 (13 bit)
access : read-write
REIE : RES Interrupt Enable
bits : 14 - 14 (1 bit)
access : read-write
SDRAM Status register
address_offset : 0x158 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
RE : Refresh error flag
bits : 0 - 0 (1 bit)
MODES1 : Status Mode for Bank 1
bits : 1 - 2 (2 bit)
MODES2 : Status Mode for Bank 2
bits : 3 - 4 (2 bit)
BUSY : Busy status
bits : 5 - 5 (1 bit)
SRAM/NOR-Flash chip-select control register 4
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MBKEN : MBKEN
bits : 0 - 0 (1 bit)
MUXEN : MUXEN
bits : 1 - 1 (1 bit)
MTYP : MTYP
bits : 2 - 3 (2 bit)
MWID : MWID
bits : 4 - 5 (2 bit)
FACCEN : FACCEN
bits : 6 - 6 (1 bit)
BURSTEN : BURSTEN
bits : 8 - 8 (1 bit)
WAITPOL : WAITPOL
bits : 9 - 9 (1 bit)
WRAPMOD : WRAPMOD
bits : 10 - 10 (1 bit)
WAITCFG : WAITCFG
bits : 11 - 11 (1 bit)
WREN : WREN
bits : 12 - 12 (1 bit)
WAITEN : WAITEN
bits : 13 - 13 (1 bit)
EXTMOD : EXTMOD
bits : 14 - 14 (1 bit)
ASYNCWAIT : ASYNCWAIT
bits : 15 - 15 (1 bit)
CBURSTRW : CBURSTRW
bits : 19 - 19 (1 bit)
SRAM/NOR-Flash chip-select timing register 4
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
BUSTURN : BUSTURN
bits : 16 - 19 (4 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SRAM/NOR-Flash chip-select timing register 1
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
BUSTURN : BUSTURN
bits : 16 - 19 (4 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
SRAM/NOR-Flash chip-select control register 2
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MBKEN : MBKEN
bits : 0 - 0 (1 bit)
MUXEN : MUXEN
bits : 1 - 1 (1 bit)
MTYP : MTYP
bits : 2 - 3 (2 bit)
MWID : MWID
bits : 4 - 5 (2 bit)
FACCEN : FACCEN
bits : 6 - 6 (1 bit)
BURSTEN : BURSTEN
bits : 8 - 8 (1 bit)
WAITPOL : WAITPOL
bits : 9 - 9 (1 bit)
WRAPMOD : WRAPMOD
bits : 10 - 10 (1 bit)
WAITCFG : WAITCFG
bits : 11 - 11 (1 bit)
WREN : WREN
bits : 12 - 12 (1 bit)
WAITEN : WAITEN
bits : 13 - 13 (1 bit)
EXTMOD : EXTMOD
bits : 14 - 14 (1 bit)
ASYNCWAIT : ASYNCWAIT
bits : 15 - 15 (1 bit)
CBURSTRW : CBURSTRW
bits : 19 - 19 (1 bit)
PC Card/NAND Flash control register
address_offset : 0x80 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PWAITEN : PWAITEN
bits : 1 - 1 (1 bit)
PBKEN : PBKEN
bits : 2 - 2 (1 bit)
PTYP : PTYP
bits : 3 - 3 (1 bit)
PWID : PWID
bits : 4 - 5 (2 bit)
ECCEN : ECCEN
bits : 6 - 6 (1 bit)
TCLR : TCLR
bits : 9 - 12 (4 bit)
TAR : TAR
bits : 13 - 16 (4 bit)
ECCPS : ECCPS
bits : 17 - 19 (3 bit)
FIFO status and interrupt register
address_offset : 0x84 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
IRS : IRS
bits : 0 - 0 (1 bit)
access : read-write
ILS : ILS
bits : 1 - 1 (1 bit)
access : read-write
IFS : IFS
bits : 2 - 2 (1 bit)
access : read-write
IREN : IREN
bits : 3 - 3 (1 bit)
access : read-write
ILEN : ILEN
bits : 4 - 4 (1 bit)
access : read-write
IFEN : IFEN
bits : 5 - 5 (1 bit)
access : read-write
FEMPT : FEMPT
bits : 6 - 6 (1 bit)
access : read-only
Common memory space timing register
address_offset : 0x88 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MEMSETx : MEMSETx
bits : 0 - 7 (8 bit)
MEMWAITx : MEMWAITx
bits : 8 - 15 (8 bit)
MEMHOLDx : MEMHOLDx
bits : 16 - 23 (8 bit)
MEMHIZx : MEMHIZx
bits : 24 - 31 (8 bit)
Attribute memory space timing register
address_offset : 0x8C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ATTSETx : ATTSETx
bits : 0 - 7 (8 bit)
ATTWAITx : ATTWAITx
bits : 8 - 15 (8 bit)
ATTHOLDx : ATTHOLDx
bits : 16 - 23 (8 bit)
ATTHIZx : ATTHIZx
bits : 24 - 31 (8 bit)
ECC result register
address_offset : 0x94 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
ECCx : ECCx
bits : 0 - 31 (32 bit)
SRAM/NOR-Flash chip-select timing register 2
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDSET : ADDSET
bits : 0 - 3 (4 bit)
ADDHLD : ADDHLD
bits : 4 - 7 (4 bit)
DATAST : DATAST
bits : 8 - 15 (8 bit)
BUSTURN : BUSTURN
bits : 16 - 19 (4 bit)
CLKDIV : CLKDIV
bits : 20 - 23 (4 bit)
DATLAT : DATLAT
bits : 24 - 27 (4 bit)
ACCMOD : ACCMOD
bits : 28 - 29 (2 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.