\n
address_offset : 0x0 Bytes (0x0)
size : 0x1000 byte (0x0)
mem_usage : registers
protection : not protected
Configuration of DIO0
address_offset : 0x0 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO4
address_offset : 0x10 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO5
address_offset : 0x14 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO6
address_offset : 0x18 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO7
address_offset : 0x1C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO8
address_offset : 0x20 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO9
address_offset : 0x24 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO10
address_offset : 0x28 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO11
address_offset : 0x2C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO12
address_offset : 0x30 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO13
address_offset : 0x34 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO14
address_offset : 0x38 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO15
address_offset : 0x3C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO1
address_offset : 0x4 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO16
address_offset : 0x40 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO17
address_offset : 0x44 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO18
address_offset : 0x48 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO19
address_offset : 0x4C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO20
address_offset : 0x50 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO21
address_offset : 0x54 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO22
address_offset : 0x58 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO23
address_offset : 0x5C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO24
address_offset : 0x60 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO25
address_offset : 0x64 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO26
address_offset : 0x68 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO27
address_offset : 0x6C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO28
address_offset : 0x70 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO29
address_offset : 0x74 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO30
address_offset : 0x78 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO31
address_offset : 0x7C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO2
address_offset : 0x8 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Configuration of DIO3
address_offset : 0xC Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PORT_ID : PORT_ID
bits : 0 - 5 (6 bit)
IOSTR : IOSTR
bits : 8 - 17 (10 bit)
IOCURR : IOCURR
bits : 10 - 21 (12 bit)
SLEW_RED : SLEW_RED
bits : 12 - 24 (13 bit)
PULL_CTL : PULL_CTL
bits : 13 - 27 (15 bit)
EDGE_DET : EDGE_DET
bits : 16 - 33 (18 bit)
EDGE_IRQ_EN : EDGE_IRQ_EN
bits : 18 - 36 (19 bit)
IOMODE : IOMODE
bits : 24 - 50 (27 bit)
WU_CFG : WU_CFG
bits : 27 - 55 (29 bit)
IE : IE
bits : 29 - 58 (30 bit)
HYST_EN : HYST_EN
bits : 30 - 60 (31 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.