\n
address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection : not protected
endpoint register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
endpoint register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
endpoint register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
endpoint register
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
endpoint register
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
endpoint register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
control register
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
FRES : FRES
bits : 0 - 0 (1 bit)
PDWN : PDWN
bits : 1 - 1 (1 bit)
LPMODE : LPMODE
bits : 2 - 2 (1 bit)
FSUSP : FSUSP
bits : 3 - 3 (1 bit)
RESUME : RESUME
bits : 4 - 4 (1 bit)
L1RESUME : L1RESUME
bits : 5 - 5 (1 bit)
L1REQM : L1REQM
bits : 7 - 7 (1 bit)
ESOFM : ESOFM
bits : 8 - 8 (1 bit)
SOFM : SOFM
bits : 9 - 9 (1 bit)
RESETM : RESETM
bits : 10 - 10 (1 bit)
SUSPM : SUSPM
bits : 11 - 11 (1 bit)
WKUPM : WKUPM
bits : 12 - 12 (1 bit)
ERRM : ERRM
bits : 13 - 13 (1 bit)
PMAOVRM : PMAOVRM
bits : 14 - 14 (1 bit)
CTRM : CTRM
bits : 15 - 15 (1 bit)
interrupt status register
address_offset : 0x44 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EP_ID : EP_ID
bits : 0 - 3 (4 bit)
DIR : DIR
bits : 4 - 4 (1 bit)
L1REQ : L1REQ
bits : 7 - 7 (1 bit)
ESOF : ESOF
bits : 8 - 8 (1 bit)
SOF : SOF
bits : 9 - 9 (1 bit)
RESET : RESET
bits : 10 - 10 (1 bit)
SUSP : SUSP
bits : 11 - 11 (1 bit)
WKUP : WKUP
bits : 12 - 12 (1 bit)
ERR : ERR
bits : 13 - 13 (1 bit)
PMAOVR : PMAOVR
bits : 14 - 14 (1 bit)
CTR : CTR
bits : 15 - 15 (1 bit)
frame number register
address_offset : 0x48 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
FN : FN
bits : 0 - 10 (11 bit)
LSOF : LSOF
bits : 11 - 12 (2 bit)
LCK : LCK
bits : 13 - 13 (1 bit)
RXDM : RXDM
bits : 14 - 14 (1 bit)
RXDP : RXDP
bits : 15 - 15 (1 bit)
device address
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADD : ADD
bits : 0 - 6 (7 bit)
EF : EF
bits : 7 - 7 (1 bit)
Buffer table address
address_offset : 0x50 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
BTABLE : BTABLE
bits : 3 - 15 (13 bit)
LPM control and status register
address_offset : 0x54 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LPMEN : LPMEN
bits : 0 - 0 (1 bit)
access : read-write
LPMACK : LPMACK
bits : 1 - 1 (1 bit)
access : read-write
REMWAKE : REMWAKE
bits : 3 - 3 (1 bit)
access : read-only
BESL : BESL
bits : 4 - 7 (4 bit)
access : read-only
Battery charging detector
address_offset : 0x58 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
BCDEN : BCDEN
bits : 0 - 0 (1 bit)
access : read-write
DCDEN : DCDEN
bits : 1 - 1 (1 bit)
access : read-write
PDEN : PDEN
bits : 2 - 2 (1 bit)
access : read-write
SDEN : SDEN
bits : 3 - 3 (1 bit)
access : read-write
DCDET : DCDET
bits : 4 - 4 (1 bit)
access : read-only
PDET : PDET
bits : 5 - 5 (1 bit)
access : read-only
SDET : SDET
bits : 6 - 6 (1 bit)
access : read-only
PS2DET : PS2DET
bits : 7 - 7 (1 bit)
access : read-only
DPPU : DPPU
bits : 15 - 15 (1 bit)
access : read-write
endpoint register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
endpoint register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EA : EA
bits : 0 - 3 (4 bit)
STAT_TX : STAT_TX
bits : 4 - 5 (2 bit)
DTOG_TX : DTOG_TX
bits : 6 - 6 (1 bit)
CTR_TX : CTR_TX
bits : 7 - 7 (1 bit)
EP_KIND : EP_KIND
bits : 8 - 8 (1 bit)
EPTYPE : EPTYPE
bits : 9 - 10 (2 bit)
SETUP : SETUP
bits : 11 - 11 (1 bit)
STAT_RX : STAT_RX
bits : 12 - 13 (2 bit)
DTOG_RX : DTOG_RX
bits : 14 - 14 (1 bit)
CTR_RX : CTR_RX
bits : 15 - 15 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.