\n
address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection : not protected
control register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LCDEN : LCD controller enable
bits : 0 - 0 (1 bit)
VSEL : Voltage source selection
bits : 1 - 1 (1 bit)
DUTY : Duty selection
bits : 2 - 4 (3 bit)
BIAS : Bias selector
bits : 5 - 6 (2 bit)
MUX_SEG : Mux segment enable
bits : 7 - 7 (1 bit)
BUFEN : Voltage output buffer enable
bits : 8 - 8 (1 bit)
display memory
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
display memory
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
display memory
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
display memory
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
display memory
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
display memory
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
frame control register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HD : High drive enable
bits : 0 - 0 (1 bit)
SOFIE : Start of frame interrupt enable
bits : 1 - 1 (1 bit)
UDDIE : Update display done interrupt enable
bits : 3 - 3 (1 bit)
PON : Pulse ON duration
bits : 4 - 6 (3 bit)
DEAD : Dead time duration
bits : 7 - 9 (3 bit)
CC : Contrast control
bits : 10 - 12 (3 bit)
BLINKF : Blink frequency selection
bits : 13 - 15 (3 bit)
BLINK : Blink mode selection
bits : 16 - 17 (2 bit)
DIV : DIV clock divider
bits : 18 - 21 (4 bit)
PS : PS 16-bit prescaler
bits : 22 - 25 (4 bit)
display memory
address_offset : 0x44 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
display memory
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
S00 : S00
bits : 0 - 0 (1 bit)
S01 : S01
bits : 1 - 1 (1 bit)
S02 : S02
bits : 2 - 2 (1 bit)
S03 : S03
bits : 3 - 3 (1 bit)
S04 : S04
bits : 4 - 4 (1 bit)
S05 : S05
bits : 5 - 5 (1 bit)
S06 : S06
bits : 6 - 6 (1 bit)
S07 : S07
bits : 7 - 7 (1 bit)
S08 : S08
bits : 8 - 8 (1 bit)
S09 : S09
bits : 9 - 9 (1 bit)
S10 : S10
bits : 10 - 10 (1 bit)
S11 : S11
bits : 11 - 11 (1 bit)
S12 : S12
bits : 12 - 12 (1 bit)
S13 : S13
bits : 13 - 13 (1 bit)
S14 : S14
bits : 14 - 14 (1 bit)
S15 : S15
bits : 15 - 15 (1 bit)
S16 : S16
bits : 16 - 16 (1 bit)
S17 : S17
bits : 17 - 17 (1 bit)
S18 : S18
bits : 18 - 18 (1 bit)
S19 : S19
bits : 19 - 19 (1 bit)
S20 : S20
bits : 20 - 20 (1 bit)
S21 : S21
bits : 21 - 21 (1 bit)
S22 : S22
bits : 22 - 22 (1 bit)
S23 : S23
bits : 23 - 23 (1 bit)
S24 : S24
bits : 24 - 24 (1 bit)
S25 : S25
bits : 25 - 25 (1 bit)
S26 : S26
bits : 26 - 26 (1 bit)
S27 : S27
bits : 27 - 27 (1 bit)
S28 : S28
bits : 28 - 28 (1 bit)
S29 : S29
bits : 29 - 29 (1 bit)
S30 : S30
bits : 30 - 30 (1 bit)
S31 : S31
bits : 31 - 31 (1 bit)
status register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ENS : ENS
bits : 0 - 0 (1 bit)
access : read-only
SOF : Start of frame flag
bits : 1 - 1 (1 bit)
access : read-only
UDR : Update display request
bits : 2 - 2 (1 bit)
access : write-only
UDD : Update Display Done
bits : 3 - 3 (1 bit)
access : read-only
RDY : Ready flag
bits : 4 - 4 (1 bit)
access : read-only
FCRSF : LCD Frame Control Register Synchronization flag
bits : 5 - 5 (1 bit)
access : read-only
clear register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0
SOFC : Start of frame flag clear
bits : 1 - 1 (1 bit)
UDDC : Update display done clear
bits : 3 - 3 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.