\n

GTZC

Peripheral Memory Blocks

address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection : not protected

Registers

IER1

SR1

SR2

SR3

FCR1

ICR2 (FCR2)

FCR3

IER2

IER3


IER1

TZIC interrupt enable register 1
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IER1 IER1 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TIM2IE TIM3IE TIM4IE TIM5IE TIM6IE TIM7IE WWDGIE IWDGIE SPI2IE SPI3IE USART2IE USART3IE UART4IE UART5IE I2C1IE I2C2IE I2C3IE CRSIE DACIE OPAMPIE LPTIM1IE LPUART1IE I2C4IE LPTIM2IE LPTIM3IE FDCAN1IE USBFSIE UCPD1IE VREFBUFIE COMPIE TIM1IE SPI1IE

TIM2IE : TIM2IE
bits : 0 - 0 (1 bit)

TIM3IE : TIM3IE
bits : 1 - 1 (1 bit)

TIM4IE : TIM4IE
bits : 2 - 2 (1 bit)

TIM5IE : TIM5IE
bits : 3 - 3 (1 bit)

TIM6IE : TIM6IE
bits : 4 - 4 (1 bit)

TIM7IE : TIM7IE
bits : 5 - 5 (1 bit)

WWDGIE : WWDGIE
bits : 6 - 6 (1 bit)

IWDGIE : IWDGIE
bits : 7 - 7 (1 bit)

SPI2IE : SPI2IE
bits : 8 - 8 (1 bit)

SPI3IE : SPI3IE
bits : 9 - 9 (1 bit)

USART2IE : USART2IE
bits : 10 - 10 (1 bit)

USART3IE : USART3IE
bits : 11 - 11 (1 bit)

UART4IE : UART4IE
bits : 12 - 12 (1 bit)

UART5IE : UART5IE
bits : 13 - 13 (1 bit)

I2C1IE : I2C1IE
bits : 14 - 14 (1 bit)

I2C2IE : I2C2IE
bits : 15 - 15 (1 bit)

I2C3IE : I2C3IE
bits : 16 - 16 (1 bit)

CRSIE : CRSIE
bits : 17 - 17 (1 bit)

DACIE : DACIE
bits : 18 - 18 (1 bit)

OPAMPIE : OPAMPIE
bits : 19 - 19 (1 bit)

LPTIM1IE : LPTIM1IE
bits : 20 - 20 (1 bit)

LPUART1IE : LPUART1IE
bits : 21 - 21 (1 bit)

I2C4IE : I2C4IE
bits : 22 - 22 (1 bit)

LPTIM2IE : LPTIM2IE
bits : 23 - 23 (1 bit)

LPTIM3IE : LPTIM3IE
bits : 24 - 24 (1 bit)

FDCAN1IE : FDCAN1IE
bits : 25 - 25 (1 bit)

USBFSIE : USBFSIE
bits : 26 - 26 (1 bit)

UCPD1IE : UCPD1IE
bits : 27 - 27 (1 bit)

VREFBUFIE : VREFBUFIE
bits : 28 - 28 (1 bit)

COMPIE : COMPIE
bits : 29 - 29 (1 bit)

TIM1IE : TIM1IE
bits : 30 - 30 (1 bit)

SPI1IE : SPI1IE
bits : 31 - 31 (1 bit)


SR1

TZIC interrupt status register 1
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

SR1 SR1 read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TIM2F TIM3F TIM4F TIM5F TIM6F TIM7F WWDGF IWDGF SPI2F SPI3F USART2F USART3F UART4F UART5F I2C1F I2C2F I2C3F CRSF DACF OPAMPF LPTIM1F LPUART1F I2C4F LPTIM2F LPTIM3F FDCAN1F USBFSF UCPD1F VREFBUFF COMPF TIM1F SPI1F

TIM2F : TIM2F
bits : 0 - 0 (1 bit)

TIM3F : TIM3F
bits : 1 - 1 (1 bit)

TIM4F : TIM4F
bits : 2 - 2 (1 bit)

TIM5F : TIM5F
bits : 3 - 3 (1 bit)

TIM6F : TIM6F
bits : 4 - 4 (1 bit)

TIM7F : TIM7F
bits : 5 - 5 (1 bit)

WWDGF : WWDGF
bits : 6 - 6 (1 bit)

IWDGF : IWDGF
bits : 7 - 7 (1 bit)

SPI2F : SPI2F
bits : 8 - 8 (1 bit)

SPI3F : SPI3F
bits : 9 - 9 (1 bit)

USART2F : USART2F
bits : 10 - 10 (1 bit)

USART3F : USART3F
bits : 11 - 11 (1 bit)

UART4F : UART4F
bits : 12 - 12 (1 bit)

UART5F : UART5F
bits : 13 - 13 (1 bit)

I2C1F : I2C1F
bits : 14 - 14 (1 bit)

I2C2F : I2C2F
bits : 15 - 15 (1 bit)

I2C3F : I2C3F
bits : 16 - 16 (1 bit)

CRSF : CRSF
bits : 17 - 17 (1 bit)

DACF : DACF
bits : 18 - 18 (1 bit)

OPAMPF : OPAMPF
bits : 19 - 19 (1 bit)

LPTIM1F : LPTIM1F
bits : 20 - 20 (1 bit)

LPUART1F : LPUART1F
bits : 21 - 21 (1 bit)

I2C4F : I2C4F
bits : 22 - 22 (1 bit)

LPTIM2F : LPTIM2F
bits : 23 - 23 (1 bit)

LPTIM3F : LPTIM3F
bits : 24 - 24 (1 bit)

FDCAN1F : FDCAN1F
bits : 25 - 25 (1 bit)

USBFSF : USBFSF
bits : 26 - 26 (1 bit)

UCPD1F : UCPD1F
bits : 27 - 27 (1 bit)

VREFBUFF : VREFBUFF
bits : 28 - 28 (1 bit)

COMPF : COMPF
bits : 29 - 29 (1 bit)

TIM1F : TIM1F
bits : 30 - 30 (1 bit)

SPI1F : SPI1F
bits : 31 - 31 (1 bit)


SR2

TZIC interrupt status register 2
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

SR2 SR2 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TIM8F USART1F TIM15F TIM16F TIM17F SAI1F SAI2F DFSDM1F CRCF TSCF ICACHEF ADCF AESF HASHF RNGF PKAF SDMMC1F FMC_REGF OCTOSPI1_REGF RTCF PWRF SYSCFGF DMA1F DMA2F DMAMUX1F RCCF FLASHF FLASH_REGF EXTIF OTFDEC1F

TIM8F : TIM8F
bits : 0 - 0 (1 bit)

USART1F : USART1F
bits : 1 - 1 (1 bit)

TIM15F : TIM15F
bits : 2 - 2 (1 bit)

TIM16F : TIM16F
bits : 3 - 3 (1 bit)

TIM17F : TIM17F
bits : 4 - 4 (1 bit)

SAI1F : SAI1F
bits : 5 - 5 (1 bit)

SAI2F : SAI2F
bits : 6 - 6 (1 bit)

DFSDM1F : DFSDM1F
bits : 7 - 7 (1 bit)

CRCF : CRCF
bits : 8 - 8 (1 bit)

TSCF : TSCF
bits : 9 - 9 (1 bit)

ICACHEF : ICACHEF
bits : 10 - 10 (1 bit)

ADCF : ADCF
bits : 11 - 11 (1 bit)

AESF : AESF
bits : 12 - 12 (1 bit)

HASHF : HASHF
bits : 13 - 13 (1 bit)

RNGF : RNGF
bits : 14 - 14 (1 bit)

PKAF : PKAF
bits : 15 - 15 (1 bit)

SDMMC1F : SDMMC1F
bits : 16 - 16 (1 bit)

FMC_REGF : FMC_REGF
bits : 17 - 17 (1 bit)

OCTOSPI1_REGF : OCTOSPI1_REGF
bits : 18 - 18 (1 bit)

RTCF : RTCF
bits : 19 - 19 (1 bit)

PWRF : PWRF
bits : 20 - 20 (1 bit)

SYSCFGF : SYSCFGF
bits : 21 - 21 (1 bit)

DMA1F : DMA1F
bits : 22 - 22 (1 bit)

DMA2F : DMA2F
bits : 23 - 23 (1 bit)

DMAMUX1F : DMAMUX1F
bits : 24 - 24 (1 bit)

RCCF : RCCF
bits : 25 - 25 (1 bit)

FLASHF : FLASHF
bits : 26 - 26 (1 bit)

FLASH_REGF : FLASH_REGF
bits : 27 - 27 (1 bit)

EXTIF : EXTIF
bits : 28 - 28 (1 bit)

OTFDEC1F : OTFDEC1F
bits : 29 - 29 (1 bit)


SR3

TZIC interrupt status register 3
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

SR3 SR3 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TZSCF TZICF MPCWM1F MPCWM2F MPCBB1F MPCBB1_REGF MPCBB2F MPCBB2_REGF

TZSCF : TZSCF
bits : 0 - 0 (1 bit)

TZICF : TZICF
bits : 1 - 1 (1 bit)

MPCWM1F : MPCWM1F
bits : 2 - 2 (1 bit)

MPCWM2F : MPCWM2F
bits : 3 - 3 (1 bit)

MPCBB1F : MPCBB1F
bits : 4 - 4 (1 bit)

MPCBB1_REGF : MPCBB1_REGF
bits : 5 - 5 (1 bit)

MPCBB2F : MPCBB2F
bits : 6 - 6 (1 bit)

MPCBB2_REGF : MPCBB2_REGF
bits : 7 - 7 (1 bit)


FCR1

TZIC interrupt clear register 1
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

FCR1 FCR1 write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TIM2FC TIM3FC TIM4FC TIM5FC TIM6FC TIM7FC WWDGFC IWDGFC SPI2FC SPI3FC USART2FC USART3FC UART4FC UART5FC I2C1FC I2C2FC I2C3FC CRSFC DACFC OPAMPFC LPTIM1FC LPUART1FC I2C4FC LPTIM2FC LPTIM3FC FDCAN1FC USBFSFC UCPD1FC VREFBUFFC COMPFC TIM1FC SPI1FC

TIM2FC : TIM2FC
bits : 0 - 0 (1 bit)

TIM3FC : TIM3FC
bits : 1 - 1 (1 bit)

TIM4FC : TIM4FC
bits : 2 - 2 (1 bit)

TIM5FC : TIM5FC
bits : 3 - 3 (1 bit)

TIM6FC : TIM6FC
bits : 4 - 4 (1 bit)

TIM7FC : TIM7FC
bits : 5 - 5 (1 bit)

WWDGFC : WWDGFC
bits : 6 - 6 (1 bit)

IWDGFC : IWDGFC
bits : 7 - 7 (1 bit)

SPI2FC : SPI2FC
bits : 8 - 8 (1 bit)

SPI3FC : SPI3FC
bits : 9 - 9 (1 bit)

USART2FC : USART2FC
bits : 10 - 10 (1 bit)

USART3FC : USART3FC
bits : 11 - 11 (1 bit)

UART4FC : UART4FC
bits : 12 - 12 (1 bit)

UART5FC : UART5FC
bits : 13 - 13 (1 bit)

I2C1FC : I2C1FC
bits : 14 - 14 (1 bit)

I2C2FC : I2C2FC
bits : 15 - 15 (1 bit)

I2C3FC : I2C3FC
bits : 16 - 16 (1 bit)

CRSFC : CRSFC
bits : 17 - 17 (1 bit)

DACFC : DACFC
bits : 18 - 18 (1 bit)

OPAMPFC : OPAMPFC
bits : 19 - 19 (1 bit)

LPTIM1FC : LPTIM1FC
bits : 20 - 20 (1 bit)

LPUART1FC : LPUART1FC
bits : 21 - 21 (1 bit)

I2C4FC : I2C4FC
bits : 22 - 22 (1 bit)

LPTIM2FC : LPTIM2FC
bits : 23 - 23 (1 bit)

LPTIM3FC : LPTIM3FC
bits : 24 - 24 (1 bit)

FDCAN1FC : FDCAN1FC
bits : 25 - 25 (1 bit)

USBFSFC : USBFSFC
bits : 26 - 26 (1 bit)

UCPD1FC : UCPD1FC
bits : 27 - 27 (1 bit)

VREFBUFFC : VREFBUFFC
bits : 28 - 28 (1 bit)

COMPFC : COMPFC
bits : 29 - 29 (1 bit)

TIM1FC : TIM1FC
bits : 30 - 30 (1 bit)

SPI1FC : SPI1FC
bits : 31 - 31 (1 bit)


ICR2 (FCR2)

TZIC interrupt clear register 2
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

ICR2 ICR2 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TIM8FC USART1FC TIM15FC TIM16FC TIM17FC SAI1FC SAI2FC DFSDM1FC CRCFC TSCFC ICACHEFC ADCFC AESFC HASHFC RNGFC PKAFC SDMMC1FC FMC_REGFC OCTOSPI1_REGFC RTCFC PWRFC SYSCFGFC DMA1FC DMA2FC DMAMUX1FC RCCFC FLASHFC FLASH_REGFC EXTIFC OTFDEC1FC

TIM8FC : TIM8FC
bits : 0 - 0 (1 bit)

USART1FC : USART1FC
bits : 1 - 1 (1 bit)

TIM15FC : TIM15FC
bits : 2 - 2 (1 bit)

TIM16FC : TIM16FC
bits : 3 - 3 (1 bit)

TIM17FC : TIM17FC
bits : 4 - 4 (1 bit)

SAI1FC : SAI1FC
bits : 5 - 5 (1 bit)

SAI2FC : SAI2FC
bits : 6 - 6 (1 bit)

DFSDM1FC : DFSDM1FC
bits : 7 - 7 (1 bit)

CRCFC : CRCFC
bits : 8 - 8 (1 bit)

TSCFC : TSCFC
bits : 9 - 9 (1 bit)

ICACHEFC : ICACHEFC
bits : 10 - 10 (1 bit)

ADCFC : ADCFC
bits : 11 - 11 (1 bit)

AESFC : AESFC
bits : 12 - 12 (1 bit)

HASHFC : HASHFC
bits : 13 - 13 (1 bit)

RNGFC : RNGFC
bits : 14 - 14 (1 bit)

PKAFC : PKAFC
bits : 15 - 15 (1 bit)

SDMMC1FC : SDMMC1FC
bits : 16 - 16 (1 bit)

FMC_REGFC : FMC_REGFC
bits : 17 - 17 (1 bit)

OCTOSPI1_REGFC : OCTOSPI1_REGFC
bits : 18 - 18 (1 bit)

RTCFC : RTCFC
bits : 19 - 19 (1 bit)

PWRFC : PWRFC
bits : 20 - 20 (1 bit)

SYSCFGFC : SYSCFGFC
bits : 21 - 21 (1 bit)

DMA1FC : DMA1FC
bits : 22 - 22 (1 bit)

DMA2FC : DMA2FC
bits : 23 - 23 (1 bit)

DMAMUX1FC : DMAMUX1FC
bits : 24 - 24 (1 bit)

RCCFC : RCCFC
bits : 25 - 25 (1 bit)

FLASHFC : FLASHFC
bits : 26 - 26 (1 bit)

FLASH_REGFC : FLASH_REGFC
bits : 27 - 27 (1 bit)

EXTIFC : EXTIFC
bits : 28 - 28 (1 bit)

OTFDEC1FC : OTFDEC1FC
bits : 29 - 29 (1 bit)


FCR3

TZIC interrupt clear register 3
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

FCR3 FCR3 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TZSCFC TZICFC MPCWM1FC MPCWM2FC MPCBB1FC MPCBB1_REGFC MPCBB2FC MPCBB2_REGFC

TZSCFC : TZSCFC
bits : 0 - 0 (1 bit)

TZICFC : TZICFC
bits : 1 - 1 (1 bit)

MPCWM1FC : MPCWM1FC
bits : 2 - 2 (1 bit)

MPCWM2FC : MPCWM2FC
bits : 3 - 3 (1 bit)

MPCBB1FC : MPCBB1FC
bits : 4 - 4 (1 bit)

MPCBB1_REGFC : MPCBB1_REGFC
bits : 5 - 5 (1 bit)

MPCBB2FC : MPCBB2FC
bits : 6 - 6 (1 bit)

MPCBB2_REGFC : MPCBB2_REGFC
bits : 7 - 7 (1 bit)


IER2

TZIC interrupt enable register 2
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IER2 IER2 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TIM8IE USART1IE TIM15IE TIM16IE TIM17IE SAI1IE SAI2IE DFSDM1IE CRCIE TSCIE ICACHEIE ADCIE AESIE HASHIE RNGIE PKAIE SDMMC1IE FMC_REGIE OCTOSPI1_REGIE RTCIE PWRIE SYSCFGIE DMA1IE DMA2IE DMAMUX1IE RCCIE FLASHIE FLASH_REGIE EXTIIE OTFDEC1IE

TIM8IE : TIM8IE
bits : 0 - 0 (1 bit)

USART1IE : USART1IE
bits : 1 - 1 (1 bit)

TIM15IE : TIM15IE
bits : 2 - 2 (1 bit)

TIM16IE : TIM16IE
bits : 3 - 3 (1 bit)

TIM17IE : TIM17IE
bits : 4 - 4 (1 bit)

SAI1IE : SAI1IE
bits : 5 - 5 (1 bit)

SAI2IE : SAI2IE
bits : 6 - 6 (1 bit)

DFSDM1IE : DFSDM1IE
bits : 7 - 7 (1 bit)

CRCIE : CRCIE
bits : 8 - 8 (1 bit)

TSCIE : TSCIE
bits : 9 - 9 (1 bit)

ICACHEIE : ICACHEIE
bits : 10 - 10 (1 bit)

ADCIE : ADCIE
bits : 11 - 11 (1 bit)

AESIE : AESIE
bits : 12 - 12 (1 bit)

HASHIE : HASHIE
bits : 13 - 13 (1 bit)

RNGIE : RNGIE
bits : 14 - 14 (1 bit)

PKAIE : PKAIE
bits : 15 - 15 (1 bit)

SDMMC1IE : SDMMC1IE
bits : 16 - 16 (1 bit)

FMC_REGIE : FMC_REGIE
bits : 17 - 17 (1 bit)

OCTOSPI1_REGIE : OCTOSPI1_REGIE
bits : 18 - 18 (1 bit)

RTCIE : RTCIE
bits : 19 - 19 (1 bit)

PWRIE : PWRIE
bits : 20 - 20 (1 bit)

SYSCFGIE : SYSCFGIE
bits : 21 - 21 (1 bit)

DMA1IE : DMA1IE
bits : 22 - 22 (1 bit)

DMA2IE : DMA2IE
bits : 23 - 23 (1 bit)

DMAMUX1IE : DMAMUX1IE
bits : 24 - 24 (1 bit)

RCCIE : RCCIE
bits : 25 - 25 (1 bit)

FLASHIE : FLASHIE
bits : 26 - 26 (1 bit)

FLASH_REGIE : FLASH_REGIE
bits : 27 - 27 (1 bit)

EXTIIE : EXTIIE
bits : 28 - 28 (1 bit)

OTFDEC1IE : OTFDEC1IE
bits : 29 - 29 (1 bit)


IER3

TZIC interrupt enable register 3
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IER3 IER3 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 TZSCIE TZICIE MPCWM1IE MPCWM2IE MPCBB1IE MPCBB1_REGIE MPCBB2IE MPCBB2_REGIE

TZSCIE : TZSCIE
bits : 0 - 0 (1 bit)

TZICIE : TZICIE
bits : 1 - 1 (1 bit)

MPCWM1IE : MPCWM1IE
bits : 2 - 2 (1 bit)

MPCWM2IE : MPCWM2IE
bits : 3 - 3 (1 bit)

MPCBB1IE : MPCBB1IE
bits : 4 - 4 (1 bit)

MPCBB1_REGIE : MPCBB1_REGIE
bits : 5 - 5 (1 bit)

MPCBB2IE : MPCBB2IE
bits : 6 - 6 (1 bit)

MPCBB2_REGIE : MPCBB2_REGIE
bits : 7 - 7 (1 bit)



Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !

This website is sponsored by EmbeetleEmbeetle, an IDE designed from scratch for embedded software developers.