\n
address_offset : 0x0 Bytes (0x0)
size : 0x100 byte (0x0)
mem_usage : registers
protection :
ADC interrupt and status register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADRDY : ADRDY
bits : 0 - 0 (1 bit)
EOSMP : EOSMP
bits : 1 - 1 (1 bit)
EOC : EOC
bits : 2 - 2 (1 bit)
EOS : EOS
bits : 3 - 3 (1 bit)
OVR : OVR
bits : 4 - 4 (1 bit)
JEOC : JEOC
bits : 5 - 5 (1 bit)
JEOS : JEOS
bits : 6 - 6 (1 bit)
AWD1 : AWD1
bits : 7 - 7 (1 bit)
AWD2 : AWD2
bits : 8 - 8 (1 bit)
AWD3 : AWD3
bits : 9 - 9 (1 bit)
JQOVF : JQOVF
bits : 10 - 10 (1 bit)
ADC configuration register 2
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ROVSE : ROVSE
bits : 0 - 0 (1 bit)
JOVSE : JOVSE
bits : 1 - 1 (1 bit)
OVSS : OVSS
bits : 5 - 8 (4 bit)
TROVS : TROVS
bits : 9 - 9 (1 bit)
ROVSM : ROVSM
bits : 10 - 10 (1 bit)
RSHIFT1 : RSHIFT1
bits : 11 - 11 (1 bit)
RSHIFT2 : RSHIFT2
bits : 12 - 12 (1 bit)
RSHIFT3 : RSHIFT3
bits : 13 - 13 (1 bit)
RSHIFT4 : RSHIFT4
bits : 14 - 14 (1 bit)
OSVR : OSVR
bits : 16 - 25 (10 bit)
LSHIFT : LSHIFT
bits : 28 - 31 (4 bit)
ADC sample time register 1
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SMP0 : SMP0
bits : 0 - 2 (3 bit)
SMP1 : SMP1
bits : 3 - 5 (3 bit)
SMP2 : SMP2
bits : 6 - 8 (3 bit)
SMP3 : SMP3
bits : 9 - 11 (3 bit)
SMP4 : SMP4
bits : 12 - 14 (3 bit)
SMP5 : SMP5
bits : 15 - 17 (3 bit)
SMP6 : SMP6
bits : 18 - 20 (3 bit)
SMP7 : SMP7
bits : 21 - 23 (3 bit)
SMP8 : SMP8
bits : 24 - 26 (3 bit)
SMP9 : SMP9
bits : 27 - 29 (3 bit)
ADC sample time register 2
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SMP10 : SMP10
bits : 0 - 2 (3 bit)
SMP11 : SMP11
bits : 3 - 5 (3 bit)
SMP12 : SMP12
bits : 6 - 8 (3 bit)
SMP13 : SMP13
bits : 9 - 11 (3 bit)
SMP14 : SMP14
bits : 12 - 14 (3 bit)
SMP15 : SMP15
bits : 15 - 17 (3 bit)
SMP16 : SMP16
bits : 18 - 20 (3 bit)
SMP17 : SMP17
bits : 21 - 23 (3 bit)
SMP18 : SMP18
bits : 24 - 26 (3 bit)
SMP19 : SMP19
bits : 27 - 29 (3 bit)
ADC channel preselection register
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PCSEL0 : PCSEL0
bits : 0 - 0 (1 bit)
PCSEL1 : PCSEL1
bits : 1 - 1 (1 bit)
PCSEL2 : PCSEL2
bits : 2 - 2 (1 bit)
PCSEL3 : PCSEL3
bits : 3 - 3 (1 bit)
PCSEL4 : PCSEL4
bits : 4 - 4 (1 bit)
PCSEL5 : PCSEL5
bits : 5 - 5 (1 bit)
PCSEL6 : PCSEL6
bits : 6 - 6 (1 bit)
PCSEL7 : PCSEL7
bits : 7 - 7 (1 bit)
PCSEL8 : PCSEL8
bits : 8 - 8 (1 bit)
PCSEL9 : PCSEL9
bits : 9 - 9 (1 bit)
PCSEL10 : PCSEL10
bits : 10 - 10 (1 bit)
PCSEL11 : PCSEL11
bits : 11 - 11 (1 bit)
PCSEL12 : PCSEL12
bits : 12 - 12 (1 bit)
PCSEL13 : PCSEL13
bits : 13 - 13 (1 bit)
PCSEL14 : PCSEL14
bits : 14 - 14 (1 bit)
PCSEL15 : PCSEL15
bits : 15 - 15 (1 bit)
PCSEL16 : PCSEL16
bits : 16 - 16 (1 bit)
PCSEL17 : PCSEL17
bits : 17 - 17 (1 bit)
PCSEL18 : PCSEL18
bits : 18 - 18 (1 bit)
PCSEL19 : PCSEL19
bits : 19 - 19 (1 bit)
ADC watchdog threshold register 1
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LTR1 : LTR1
bits : 0 - 25 (26 bit)
ADC watchdog threshold register 1
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HTR1 : HTR1
bits : 0 - 25 (26 bit)
ADC regular sequence register 1
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
L : L
bits : 0 - 3 (4 bit)
SQ1 : SQ1
bits : 6 - 10 (5 bit)
SQ2 : SQ2
bits : 12 - 16 (5 bit)
SQ3 : SQ3
bits : 18 - 22 (5 bit)
SQ4 : SQ4
bits : 24 - 28 (5 bit)
ADC regular sequence register 2
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SQ5 : SQ5
bits : 0 - 4 (5 bit)
SQ6 : SQ6
bits : 6 - 10 (5 bit)
SQ7 : SQ7
bits : 12 - 16 (5 bit)
SQ8 : SQ8
bits : 18 - 22 (5 bit)
SQ9 : SQ9
bits : 24 - 28 (5 bit)
ADC regular sequence register 3
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SQ10 : SQ10
bits : 0 - 4 (5 bit)
SQ11 : SQ11
bits : 6 - 10 (5 bit)
SQ12 : SQ12
bits : 12 - 16 (5 bit)
SQ13 : SQ13
bits : 18 - 22 (5 bit)
SQ14 : SQ14
bits : 24 - 28 (5 bit)
ADC regular sequence register 4
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SQ15 : SQ15
bits : 0 - 4 (5 bit)
SQ16 : SQ16
bits : 6 - 10 (5 bit)
ADC interrupt enable register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADRDYIE : ADRDYIE
bits : 0 - 0 (1 bit)
EOSMPIE : EOSMPIE
bits : 1 - 1 (1 bit)
EOCIE : EOCIE
bits : 2 - 2 (1 bit)
EOSIE : EOSIE
bits : 3 - 3 (1 bit)
OVRIE : OVRIE
bits : 4 - 4 (1 bit)
JEOCIE : JEOCIE
bits : 5 - 5 (1 bit)
JEOSIE : JEOSIE
bits : 6 - 6 (1 bit)
AWD1IE : AWD1IE
bits : 7 - 7 (1 bit)
AWD2IE : AWD2IE
bits : 8 - 8 (1 bit)
AWD3IE : AWD3IE
bits : 9 - 9 (1 bit)
JQOVFIE : JQOVFIE
bits : 10 - 10 (1 bit)
ADC regular Data Register
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
RDATA : RDATA
bits : 0 - 31 (32 bit)
ADC injected sequence register
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
JL : JL
bits : 0 - 1 (2 bit)
JEXTSEL : JEXTSEL
bits : 2 - 6 (5 bit)
JEXTEN : JEXTEN
bits : 7 - 8 (2 bit)
JSQ1 : JSQ1
bits : 9 - 13 (5 bit)
JSQ2 : JSQ2
bits : 15 - 19 (5 bit)
JSQ3 : JSQ3
bits : 21 - 25 (5 bit)
JSQ4 : JSQ4
bits : 27 - 31 (5 bit)
ADC offset register
address_offset : 0x60 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
OFFSET1 : OFFSET1
bits : 0 - 25 (26 bit)
OFFSET1_CH : OFFSET1_CH
bits : 26 - 30 (5 bit)
SSATE : SSATE
bits : 31 - 31 (1 bit)
ADC offset register
address_offset : 0x64 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
OFFSET2 : OFFSET2
bits : 0 - 25 (26 bit)
OFFSET2_CH : OFFSET2_CH
bits : 26 - 30 (5 bit)
SSATE : SSATE
bits : 31 - 31 (1 bit)
ADC offset register
address_offset : 0x68 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
OFFSET3 : OFFSET3
bits : 0 - 25 (26 bit)
OFFSET3_CH : OFFSET3_CH
bits : 26 - 30 (5 bit)
SSATE : SSATE
bits : 31 - 31 (1 bit)
ADC offset register
address_offset : 0x6C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
OFFSET4 : OFFSET4
bits : 0 - 25 (26 bit)
OFFSET4_CH : OFFSET4_CH
bits : 26 - 30 (5 bit)
SSATE : SSATE
bits : 31 - 31 (1 bit)
ADC control register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADEN : ADEN
bits : 0 - 0 (1 bit)
ADDIS : ADDIS
bits : 1 - 1 (1 bit)
ADSTART : ADSTART
bits : 2 - 2 (1 bit)
JADSTART : JADSTART
bits : 3 - 3 (1 bit)
ADSTP : ADSTP
bits : 4 - 4 (1 bit)
JADSTP : JADSTP
bits : 5 - 5 (1 bit)
BOOST : BOOST
bits : 8 - 8 (1 bit)
ADCALLIN : ADCALLIN
bits : 16 - 16 (1 bit)
LINCALRDYW1 : LINCALRDYW1
bits : 22 - 22 (1 bit)
LINCALRDYW2 : LINCALRDYW2
bits : 23 - 23 (1 bit)
LINCALRDYW3 : LINCALRDYW3
bits : 24 - 24 (1 bit)
LINCALRDYW4 : LINCALRDYW4
bits : 25 - 25 (1 bit)
LINCALRDYW5 : LINCALRDYW5
bits : 26 - 26 (1 bit)
LINCALRDYW6 : LINCALRDYW6
bits : 27 - 27 (1 bit)
ADVREGEN : ADVREGEN
bits : 28 - 28 (1 bit)
DEEPPWD : DEEPPWD
bits : 29 - 29 (1 bit)
ADCALDIF : ADCALDIF
bits : 30 - 30 (1 bit)
ADCAL : ADCAL
bits : 31 - 31 (1 bit)
ADC injected data register
address_offset : 0x80 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
JDATA : JDATA
bits : 0 - 31 (32 bit)
ADC injected data register
address_offset : 0x84 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
JDATA : JDATA
bits : 0 - 31 (32 bit)
ADC injected data register
address_offset : 0x88 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
JDATA : JDATA
bits : 0 - 31 (32 bit)
ADC injected data register
address_offset : 0x8C Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
JDATA : JDATA
bits : 0 - 31 (32 bit)
ADC analog watchdog 2 configuration register
address_offset : 0xA0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
AWD2CH : AWD2CH
bits : 0 - 19 (20 bit)
ADC analog watchdog 3 configuration register
address_offset : 0xA4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
AWD3CH : AWD3CH
bits : 0 - 19 (20 bit)
ADC watchdog lower threshold register 2
address_offset : 0xB0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LTR2 : LTR2
bits : 0 - 25 (26 bit)
ADC watchdog higher threshold register 2
address_offset : 0xB4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HTR2 : HTR2
bits : 0 - 25 (26 bit)
ADC watchdog lower threshold register 3
address_offset : 0xB8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LTR3 : LTR3
bits : 0 - 25 (26 bit)
ADC watchdog higher threshold register 3
address_offset : 0xBC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HTR3 : HTR3
bits : 0 - 25 (26 bit)
ADC configuration register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DMNGT : DMNGT
bits : 0 - 1 (2 bit)
RES : RES
bits : 2 - 4 (3 bit)
EXTSEL : EXTSEL
bits : 5 - 9 (5 bit)
EXTEN : EXTEN
bits : 10 - 11 (2 bit)
OVRMOD : OVRMOD
bits : 12 - 12 (1 bit)
CONT : CONT
bits : 13 - 13 (1 bit)
AUTDLY : AUTDLY
bits : 14 - 14 (1 bit)
DISCEN : DISCEN
bits : 16 - 16 (1 bit)
DISCNUM : DISCNUM
bits : 17 - 19 (3 bit)
JDISCEN : JDISCEN
bits : 20 - 20 (1 bit)
JQM : JQM
bits : 21 - 21 (1 bit)
AWD1SGL : AWD1SGL
bits : 22 - 22 (1 bit)
AWD1EN : AWD1EN
bits : 23 - 23 (1 bit)
JAWD1EN : JAWD1EN
bits : 24 - 24 (1 bit)
JAUTO : JAUTO
bits : 25 - 25 (1 bit)
AWD1CH : AWD1CH
bits : 26 - 30 (5 bit)
JQDIS : JQDIS
bits : 31 - 31 (1 bit)
ADC differential mode selection register
address_offset : 0xC0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DIFSEL : DIFSEL
bits : 0 - 19 (20 bit)
ADC calibration factors register
address_offset : 0xC4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
CALFACT_S : CALFACT_S
bits : 0 - 10 (11 bit)
CALFACT_D : CALFACT_D
bits : 16 - 26 (11 bit)
ADC calibration factor register 2
address_offset : 0xC8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LINCALFACT : LINCALFACT
bits : 0 - 29 (30 bit)
ADC2 option register
address_offset : 0xD0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
VDDCOREEN : VDDCOREEN
bits : 0 - 0 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.