\n
address_offset : 0x0 Bytes (0x0)
size : 0x1000 byte (0x0)
mem_usage : registers
protection :
DDRPHYC revision ID register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
PUBMNR : PUBMNR
bits : 0 - 3 (4 bit)
PUBMDR : PUBMDR
bits : 4 - 7 (4 bit)
PUBMJR : PUBMJR
bits : 8 - 11 (4 bit)
PHYMNR : PHYMNR
bits : 12 - 15 (4 bit)
PHYMDR : PHYMDR
bits : 16 - 19 (4 bit)
PHYMJR : PHYMJR
bits : 20 - 23 (4 bit)
UDRID : UDRID
bits : 24 - 31 (8 bit)
DDRPHYC DDR global control register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DRES : DRES
bits : 0 - 1 (2 bit)
IPUMP : IPUMP
bits : 2 - 4 (3 bit)
TESTEN : TESTEN
bits : 5 - 5 (1 bit)
DTC : DTC
bits : 6 - 8 (3 bit)
ATC : ATC
bits : 9 - 10 (2 bit)
TESTSW : TESTSW
bits : 11 - 11 (1 bit)
MBIAS : MBIAS
bits : 12 - 19 (8 bit)
SBIAS2_0 : SBIAS2_0
bits : 20 - 22 (3 bit)
BPS200 : BPS200
bits : 23 - 23 (1 bit)
SBIAS5_3 : SBIAS5_3
bits : 24 - 26 (3 bit)
FDTRMSL : FDTRMSL
bits : 27 - 28 (2 bit)
LOCKDET : LOCKDET
bits : 29 - 29 (1 bit)
DLLRSVD2 : DLLRSVD2
bits : 30 - 31 (2 bit)
DDRPHYC AC DLL control register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MFBDLY : MFBDLY
bits : 6 - 8 (3 bit)
MFWDLY : MFWDLY
bits : 9 - 11 (3 bit)
ATESTEN : ATESTEN
bits : 18 - 18 (1 bit)
DLLSRST : DLLSRST
bits : 30 - 30 (1 bit)
DLLDIS : DLLDIS
bits : 31 - 31 (1 bit)
DDRPHYC general purpose register 0
address_offset : 0x178 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
GPR0 : GPR0
bits : 0 - 31 (32 bit)
DDRPHYC general purpose register 1
address_offset : 0x17C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
GPR1 : GPR1
bits : 0 - 31 (32 bit)
DDRPHYC PT register 0
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TDLLSRST : TDLLSRST
bits : 0 - 5 (6 bit)
TDLLLOCK : TDLLLOCK
bits : 6 - 17 (12 bit)
TITMSRST : TITMSRST
bits : 18 - 21 (4 bit)
DDRPHYC ZQ0C register 0
address_offset : 0x180 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ZDATA : ZDATA
bits : 0 - 19 (20 bit)
ZDEN : ZDEN
bits : 28 - 28 (1 bit)
ZCALBYP : ZCALBYP
bits : 29 - 29 (1 bit)
ZCAL : ZCAL
bits : 30 - 30 (1 bit)
ZQPD : ZQPD
bits : 31 - 31 (1 bit)
DDRPHYC ZQ0CR1 register
address_offset : 0x184 Bytes (0x0)
size : 8 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ZPROG : ZPROG
bits : 0 - 7 (8 bit)
DDRPHYC ZQ0S register 0
address_offset : 0x188 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
ZCTRL : ZCTRL
bits : 0 - 19 (20 bit)
ZERR : ZERR
bits : 30 - 30 (1 bit)
ZDONE : ZDONE
bits : 31 - 31 (1 bit)
DDRPHYC ZQ0S register 1
address_offset : 0x18C Bytes (0x0)
size : 8 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
ZPD : ZPD
bits : 0 - 1 (2 bit)
ZPU : ZPU
bits : 2 - 3 (2 bit)
OPD : OPD
bits : 4 - 5 (2 bit)
OPU : OPU
bits : 6 - 7 (2 bit)
DDRPHYC PT register 1
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TDINIT0 : TDINIT0
bits : 0 - 18 (19 bit)
TDINIT1 : TDINIT1
bits : 19 - 26 (8 bit)
DDRPHYC byte lane 0 GC register
address_offset : 0x1C0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DXEN : DXEN
bits : 0 - 0 (1 bit)
DQSODT : DQSODT
bits : 1 - 1 (1 bit)
DQODT : DQODT
bits : 2 - 2 (1 bit)
DXIOM : DXIOM
bits : 3 - 3 (1 bit)
DXPDD : DXPDD
bits : 4 - 4 (1 bit)
DXPDR : DXPDR
bits : 5 - 5 (1 bit)
DQSRPD : DQSRPD
bits : 6 - 6 (1 bit)
DSEN : DSEN
bits : 7 - 8 (2 bit)
DQSRTT : DQSRTT
bits : 9 - 9 (1 bit)
DQRTT : DQRTT
bits : 10 - 10 (1 bit)
RTTOH : RTTOH
bits : 11 - 12 (2 bit)
RTTOAL : RTTOAL
bits : 13 - 13 (1 bit)
R0RVSL : R0RVSL
bits : 14 - 16 (3 bit)
DDRPHYC byte lane 0 GS register 0
address_offset : 0x1C4 Bytes (0x0)
size : 16 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DTDONE : DTDONE
bits : 0 - 0 (1 bit)
DTERR : DTERR
bits : 4 - 4 (1 bit)
DTIERR : DTIERR
bits : 8 - 8 (1 bit)
DTPASS : DTPASS
bits : 13 - 15 (3 bit)
DDRPHYC byte lane 0 GS register 1
address_offset : 0x1C8 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DFTERR : DFTERR
bits : 0 - 0 (1 bit)
DQSDFT : DQSDFT
bits : 4 - 5 (2 bit)
RVERR : RVERR
bits : 12 - 12 (1 bit)
RVIERR : RVIERR
bits : 16 - 16 (1 bit)
RVPASS : RVPASS
bits : 20 - 22 (3 bit)
DDRPHYC byte lane 0 DLLC register
address_offset : 0x1CC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SFBDLY : SFBDLY
bits : 0 - 2 (3 bit)
SFWDLY : SFWDLY
bits : 3 - 5 (3 bit)
MFBDLY : MFBDLY
bits : 6 - 8 (3 bit)
MFWDLY : MFWDLY
bits : 9 - 11 (3 bit)
SSTART : SSTART
bits : 12 - 13 (2 bit)
SDPHASE : SDPHASE
bits : 14 - 17 (4 bit)
ATESTEN : ATESTEN
bits : 18 - 18 (1 bit)
SDLBMODE : SDLBMODE
bits : 19 - 19 (1 bit)
DLLSRST : DLLSRST
bits : 30 - 30 (1 bit)
DLLDIS : DLLDIS
bits : 31 - 31 (1 bit)
DDRPHYC byte lane 0 DQT register
address_offset : 0x1D0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DQDLY0 : DQDLY0
bits : 0 - 3 (4 bit)
DQDLY1 : DQDLY1
bits : 4 - 7 (4 bit)
DQDLY2 : DQDLY2
bits : 8 - 11 (4 bit)
DQDLY3 : DQDLY3
bits : 12 - 15 (4 bit)
DQDLY4 : DQDLY4
bits : 16 - 19 (4 bit)
DQDLY5 : DQDLY5
bits : 20 - 23 (4 bit)
DQDLY6 : DQDLY6
bits : 24 - 27 (4 bit)
DQDLY7 : DQDLY7
bits : 28 - 31 (4 bit)
DDRPHYC byte lane 0 DQST register
address_offset : 0x1D4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
R0DGSL : R0DGSL
bits : 0 - 2 (3 bit)
R0DGPS : R0DGPS
bits : 12 - 13 (2 bit)
DQSDLY : DQSDLY
bits : 20 - 22 (3 bit)
DQSNDLY : DQSNDLY
bits : 23 - 25 (3 bit)
DMDLY : DMDLY
bits : 26 - 29 (4 bit)
DDRPHYC PT register 2
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TDINIT2 : TDINIT2
bits : 0 - 16 (17 bit)
TDINIT3 : TDINIT3
bits : 17 - 26 (10 bit)
DDRPHYC byte lane 1 GC register
address_offset : 0x200 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DXEN : DXEN
bits : 0 - 0 (1 bit)
DQSODT : DQSODT
bits : 1 - 1 (1 bit)
DQODT : DQODT
bits : 2 - 2 (1 bit)
DXIOM : DXIOM
bits : 3 - 3 (1 bit)
DXPDD : DXPDD
bits : 4 - 4 (1 bit)
DXPDR : DXPDR
bits : 5 - 5 (1 bit)
DQSRPD : DQSRPD
bits : 6 - 6 (1 bit)
DSEN : DSEN
bits : 7 - 8 (2 bit)
DQSRTT : DQSRTT
bits : 9 - 9 (1 bit)
DQRTT : DQRTT
bits : 10 - 10 (1 bit)
RTTOH : RTTOH
bits : 11 - 12 (2 bit)
RTTOAL : RTTOAL
bits : 13 - 13 (1 bit)
R0RVSL : R0RVSL
bits : 14 - 16 (3 bit)
DDRPHYC byte lane 1 GS register 0
address_offset : 0x204 Bytes (0x0)
size : 16 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DTDONE : DTDONE
bits : 0 - 0 (1 bit)
DTERR : DTERR
bits : 4 - 4 (1 bit)
DTIERR : DTIERR
bits : 8 - 8 (1 bit)
DTPASS : DTPASS
bits : 13 - 15 (3 bit)
DDRPHYC byte lane 1 GS register 1
address_offset : 0x208 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DFTERR : DFTERR
bits : 0 - 0 (1 bit)
DQSDFT : DQSDFT
bits : 4 - 5 (2 bit)
RVERR : RVERR
bits : 12 - 12 (1 bit)
RVIERR : RVIERR
bits : 16 - 16 (1 bit)
RVPASS : RVPASS
bits : 20 - 22 (3 bit)
DDRPHYC byte lane 1 DLLC register
address_offset : 0x20C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SFBDLY : SFBDLY
bits : 0 - 2 (3 bit)
SFWDLY : SFWDLY
bits : 3 - 5 (3 bit)
MFBDLY : MFBDLY
bits : 6 - 8 (3 bit)
MFWDLY : MFWDLY
bits : 9 - 11 (3 bit)
SSTART : SSTART
bits : 12 - 13 (2 bit)
SDPHASE : SDPHASE
bits : 14 - 17 (4 bit)
ATESTEN : ATESTEN
bits : 18 - 18 (1 bit)
SDLBMODE : SDLBMODE
bits : 19 - 19 (1 bit)
DLLSRST : DLLSRST
bits : 30 - 30 (1 bit)
DLLDIS : DLLDIS
bits : 31 - 31 (1 bit)
DDRPHYC byte lane 1 DQT register
address_offset : 0x210 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DQDLY0 : DQDLY0
bits : 0 - 3 (4 bit)
DQDLY1 : DQDLY1
bits : 4 - 7 (4 bit)
DQDLY2 : DQDLY2
bits : 8 - 11 (4 bit)
DQDLY3 : DQDLY3
bits : 12 - 15 (4 bit)
DQDLY4 : DQDLY4
bits : 16 - 19 (4 bit)
DQDLY5 : DQDLY5
bits : 20 - 23 (4 bit)
DQDLY6 : DQDLY6
bits : 24 - 27 (4 bit)
DQDLY7 : DQDLY7
bits : 28 - 31 (4 bit)
DDRPHYC byte lane 1 DQST register
address_offset : 0x214 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
R0DGSL : R0DGSL
bits : 0 - 2 (3 bit)
R0DGPS : R0DGPS
bits : 12 - 13 (2 bit)
DQSDLY : DQSDLY
bits : 20 - 22 (3 bit)
DQSNDLY : DQSNDLY
bits : 23 - 25 (3 bit)
DMDLY : DMDLY
bits : 26 - 29 (4 bit)
DDRPHYC ACIOC register
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ACIOM : ACIOM
bits : 0 - 0 (1 bit)
ACOE : ACOE
bits : 1 - 1 (1 bit)
ACODT : ACODT
bits : 2 - 2 (1 bit)
ACPDD : ACPDD
bits : 3 - 3 (1 bit)
ACPDR : ACPDR
bits : 4 - 4 (1 bit)
CKODT : CKODT
bits : 5 - 7 (3 bit)
CKPDD : CKPDD
bits : 8 - 10 (3 bit)
CKPDR : CKPDR
bits : 11 - 13 (3 bit)
RANKODT : RANKODT
bits : 14 - 14 (1 bit)
CSPDD : CSPDD
bits : 18 - 18 (1 bit)
RANKPDR : RANKPDR
bits : 22 - 22 (1 bit)
RSTODT : RSTODT
bits : 26 - 26 (1 bit)
RSTPDD : RSTPDD
bits : 27 - 27 (1 bit)
RSTPDR : RSTPDR
bits : 28 - 28 (1 bit)
RSTIOM : RSTIOM
bits : 29 - 29 (1 bit)
ACSR : ACSR
bits : 30 - 31 (2 bit)
DDRPHYC byte lane 2 GC register
address_offset : 0x240 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DXEN : DXEN
bits : 0 - 0 (1 bit)
DQSODT : DQSODT
bits : 1 - 1 (1 bit)
DQODT : DQODT
bits : 2 - 2 (1 bit)
DXIOM : DXIOM
bits : 3 - 3 (1 bit)
DXPDD : DXPDD
bits : 4 - 4 (1 bit)
DXPDR : DXPDR
bits : 5 - 5 (1 bit)
DQSRPD : DQSRPD
bits : 6 - 6 (1 bit)
DSEN : DSEN
bits : 7 - 8 (2 bit)
DQSRTT : DQSRTT
bits : 9 - 9 (1 bit)
DQRTT : DQRTT
bits : 10 - 10 (1 bit)
RTTOH : RTTOH
bits : 11 - 12 (2 bit)
RTTOAL : RTTOAL
bits : 13 - 13 (1 bit)
R0RVSL : R0RVSL
bits : 14 - 16 (3 bit)
DDRPHYC byte lane 2 GS register 0
address_offset : 0x244 Bytes (0x0)
size : 16 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DTDONE : DTDONE
bits : 0 - 0 (1 bit)
DTERR : DTERR
bits : 4 - 4 (1 bit)
DTIERR : DTIERR
bits : 8 - 8 (1 bit)
DTPASS : DTPASS
bits : 13 - 15 (3 bit)
DDRPHYC byte lane 2 GS register 1
address_offset : 0x248 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DFTERR : DFTERR
bits : 0 - 0 (1 bit)
DQSDFT : DQSDFT
bits : 4 - 5 (2 bit)
RVERR : RVERR
bits : 12 - 12 (1 bit)
RVIERR : RVIERR
bits : 16 - 16 (1 bit)
RVPASS : RVPASS
bits : 20 - 22 (3 bit)
DDRPHYC byte lane 2 DLLC register
address_offset : 0x24C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SFBDLY : SFBDLY
bits : 0 - 2 (3 bit)
SFWDLY : SFWDLY
bits : 3 - 5 (3 bit)
MFBDLY : MFBDLY
bits : 6 - 8 (3 bit)
MFWDLY : MFWDLY
bits : 9 - 11 (3 bit)
SSTART : SSTART
bits : 12 - 13 (2 bit)
SDPHASE : SDPHASE
bits : 14 - 17 (4 bit)
ATESTEN : ATESTEN
bits : 18 - 18 (1 bit)
SDLBMODE : SDLBMODE
bits : 19 - 19 (1 bit)
DLLSRST : DLLSRST
bits : 30 - 30 (1 bit)
DLLDIS : DLLDIS
bits : 31 - 31 (1 bit)
DDRPHYC byte lane 2 DQT register
address_offset : 0x250 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DQDLY0 : DQDLY0
bits : 0 - 3 (4 bit)
DQDLY1 : DQDLY1
bits : 4 - 7 (4 bit)
DQDLY2 : DQDLY2
bits : 8 - 11 (4 bit)
DQDLY3 : DQDLY3
bits : 12 - 15 (4 bit)
DQDLY4 : DQDLY4
bits : 16 - 19 (4 bit)
DQDLY5 : DQDLY5
bits : 20 - 23 (4 bit)
DQDLY6 : DQDLY6
bits : 24 - 27 (4 bit)
DQDLY7 : DQDLY7
bits : 28 - 31 (4 bit)
DDRPHYC byte lane 2 DQST register
address_offset : 0x254 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
R0DGSL : R0DGSL
bits : 0 - 2 (3 bit)
R0DGPS : R0DGPS
bits : 12 - 13 (2 bit)
DQSDLY : DQSDLY
bits : 20 - 22 (3 bit)
DQSNDLY : DQSNDLY
bits : 23 - 25 (3 bit)
DMDLY : DMDLY
bits : 26 - 29 (4 bit)
DDRPHYC DXCC register
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DXODT : DXODT
bits : 0 - 0 (1 bit)
DXIOM : DXIOM
bits : 1 - 1 (1 bit)
DXPDD : DXPDD
bits : 2 - 2 (1 bit)
DXPDR : DXPDR
bits : 3 - 3 (1 bit)
DQSRES : DQSRES
bits : 4 - 7 (4 bit)
DQSNRES : DQSNRES
bits : 8 - 11 (4 bit)
DQSNRST : DQSNRST
bits : 14 - 14 (1 bit)
RVSEL : RVSEL
bits : 15 - 15 (1 bit)
AWDT : AWDT
bits : 16 - 16 (1 bit)
DDRPHYC byte lane 3 GC register
address_offset : 0x280 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DXEN : DXEN
bits : 0 - 0 (1 bit)
DQSODT : DQSODT
bits : 1 - 1 (1 bit)
DQODT : DQODT
bits : 2 - 2 (1 bit)
DXIOM : DXIOM
bits : 3 - 3 (1 bit)
DXPDD : DXPDD
bits : 4 - 4 (1 bit)
DXPDR : DXPDR
bits : 5 - 5 (1 bit)
DQSRPD : DQSRPD
bits : 6 - 6 (1 bit)
DSEN : DSEN
bits : 7 - 8 (2 bit)
DQSRTT : DQSRTT
bits : 9 - 9 (1 bit)
DQRTT : DQRTT
bits : 10 - 10 (1 bit)
RTTOH : RTTOH
bits : 11 - 12 (2 bit)
RTTOAL : RTTOAL
bits : 13 - 13 (1 bit)
R0RVSL : R0RVSL
bits : 14 - 16 (3 bit)
DDRPHYC byte lane 3 GS register 0
address_offset : 0x284 Bytes (0x0)
size : 16 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DTDONE : DTDONE
bits : 0 - 0 (1 bit)
DTERR : DTERR
bits : 4 - 4 (1 bit)
DTIERR : DTIERR
bits : 8 - 8 (1 bit)
DTPASS : DTPASS
bits : 13 - 15 (3 bit)
DDRPHYC byte lane 3 GS register 1
address_offset : 0x288 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DFTERR : DFTERR
bits : 0 - 0 (1 bit)
DQSDFT : DQSDFT
bits : 4 - 5 (2 bit)
RVERR : RVERR
bits : 12 - 12 (1 bit)
RVIERR : RVIERR
bits : 16 - 16 (1 bit)
RVPASS : RVPASS
bits : 20 - 22 (3 bit)
DDRPHYC byte lane 3 DLLC register
address_offset : 0x28C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SFBDLY : SFBDLY
bits : 0 - 2 (3 bit)
SFWDLY : SFWDLY
bits : 3 - 5 (3 bit)
MFBDLY : MFBDLY
bits : 6 - 8 (3 bit)
MFWDLY : MFWDLY
bits : 9 - 11 (3 bit)
SSTART : SSTART
bits : 12 - 13 (2 bit)
SDPHASE : SDPHASE
bits : 14 - 17 (4 bit)
ATESTEN : ATESTEN
bits : 18 - 18 (1 bit)
SDLBMODE : SDLBMODE
bits : 19 - 19 (1 bit)
DLLSRST : DLLSRST
bits : 30 - 30 (1 bit)
DLLDIS : DLLDIS
bits : 31 - 31 (1 bit)
DDRPHYC byte lane 3 DQT register
address_offset : 0x290 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DQDLY0 : DQDLY0
bits : 0 - 3 (4 bit)
DQDLY1 : DQDLY1
bits : 4 - 7 (4 bit)
DQDLY2 : DQDLY2
bits : 8 - 11 (4 bit)
DQDLY3 : DQDLY3
bits : 12 - 15 (4 bit)
DQDLY4 : DQDLY4
bits : 16 - 19 (4 bit)
DQDLY5 : DQDLY5
bits : 20 - 23 (4 bit)
DQDLY6 : DQDLY6
bits : 24 - 27 (4 bit)
DQDLY7 : DQDLY7
bits : 28 - 31 (4 bit)
DDRPHYC byte lane 3 DQST register
address_offset : 0x294 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
R0DGSL : R0DGSL
bits : 0 - 2 (3 bit)
R0DGPS : R0DGPS
bits : 12 - 13 (2 bit)
DQSDLY : DQSDLY
bits : 20 - 22 (3 bit)
DQSNDLY : DQSNDLY
bits : 23 - 25 (3 bit)
DMDLY : DMDLY
bits : 26 - 29 (4 bit)
DDRPHYC DSGC register
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PUREN : PUREN
bits : 0 - 0 (1 bit)
BDISEN : BDISEN
bits : 1 - 1 (1 bit)
ZUEN : ZUEN
bits : 2 - 2 (1 bit)
LPIOPD : LPIOPD
bits : 3 - 3 (1 bit)
LPDLLPD : LPDLLPD
bits : 4 - 4 (1 bit)
DQSGX : DQSGX
bits : 5 - 7 (3 bit)
DQSGE : DQSGE
bits : 8 - 10 (3 bit)
NOBUB : NOBUB
bits : 11 - 11 (1 bit)
FXDLAT : FXDLAT
bits : 12 - 12 (1 bit)
CKEPDD : CKEPDD
bits : 16 - 16 (1 bit)
ODTPDD : ODTPDD
bits : 20 - 20 (1 bit)
NL2PD : NL2PD
bits : 24 - 24 (1 bit)
NL2OE : NL2OE
bits : 25 - 25 (1 bit)
TPDPD : TPDPD
bits : 26 - 26 (1 bit)
TPDOE : TPDOE
bits : 27 - 27 (1 bit)
CKOE : CKOE
bits : 28 - 28 (1 bit)
ODTOE : ODTOE
bits : 29 - 29 (1 bit)
RSTOE : RSTOE
bits : 30 - 30 (1 bit)
CKEOE : CKEOE
bits : 31 - 31 (1 bit)
DDRPHYC DC register
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DDRMD : DDRMD
bits : 0 - 2 (3 bit)
DDR8BNK : DDR8BNK
bits : 3 - 3 (1 bit)
PDQ : PDQ
bits : 4 - 6 (3 bit)
MPRDQ : MPRDQ
bits : 7 - 7 (1 bit)
DDRTYPE : DDRTYPE
bits : 8 - 9 (2 bit)
NOSRA : NOSRA
bits : 27 - 27 (1 bit)
DDR2T : DDR2T
bits : 28 - 28 (1 bit)
UDIMM : UDIMM
bits : 29 - 29 (1 bit)
RDIMM : RDIMM
bits : 30 - 30 (1 bit)
TPD : TPD
bits : 31 - 31 (1 bit)
DDRPHYC DTP register 0
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TMRD : TMRD
bits : 0 - 1 (2 bit)
TRTP : TRTP
bits : 2 - 4 (3 bit)
TWTR : TWTR
bits : 5 - 7 (3 bit)
TRP : TRP
bits : 8 - 11 (4 bit)
TRCD : TRCD
bits : 12 - 15 (4 bit)
TRAS : TRAS
bits : 16 - 20 (5 bit)
TRRD : TRRD
bits : 21 - 24 (4 bit)
TRC : TRC
bits : 25 - 30 (6 bit)
TCCD : TCCD
bits : 31 - 31 (1 bit)
DDRPHYC DTP register 1
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TAOND : TAOND
bits : 0 - 1 (2 bit)
TRTW : TRTW
bits : 2 - 2 (1 bit)
TFAW : TFAW
bits : 3 - 8 (6 bit)
TMOD : TMOD
bits : 9 - 10 (2 bit)
TRTODT : TRTODT
bits : 11 - 11 (1 bit)
TRFC : TRFC
bits : 16 - 23 (8 bit)
TDQSCKMIN : TDQSCKMIN
bits : 24 - 26 (3 bit)
TDQSCKMAX : TDQSCKMAX
bits : 27 - 29 (3 bit)
DDRPHYC DTP register 2
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TXS : TXS
bits : 0 - 9 (10 bit)
TXP : TXP
bits : 10 - 14 (5 bit)
TCKE : TCKE
bits : 15 - 18 (4 bit)
TDLLK : TDLLK
bits : 19 - 28 (10 bit)
DDRPHYC PHY initialization register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0
INIT : INIT
bits : 0 - 0 (1 bit)
DLLSRST : DLLSRST
bits : 1 - 1 (1 bit)
DLLLOCK : DLLLOCK
bits : 2 - 2 (1 bit)
ZCAL : ZCAL
bits : 3 - 3 (1 bit)
ITMSRST : ITMSRST
bits : 4 - 4 (1 bit)
DRAMRST : DRAMRST
bits : 5 - 5 (1 bit)
DRAMINIT : DRAMINIT
bits : 6 - 6 (1 bit)
QSTRN : QSTRN
bits : 7 - 7 (1 bit)
RVTRN : RVTRN
bits : 8 - 8 (1 bit)
ICPC : ICPC
bits : 16 - 16 (1 bit)
DLLBYP : DLLBYP
bits : 17 - 17 (1 bit)
CTLDINIT : CTLDINIT
bits : 18 - 18 (1 bit)
CLRSR : CLRSR
bits : 28 - 28 (1 bit)
LOCKBYP : LOCKBYP
bits : 29 - 29 (1 bit)
ZCALBYP : ZCALBYP
bits : 30 - 30 (1 bit)
INITBYP : INITBYP
bits : 31 - 31 (1 bit)
DDRPHYC MR0 register for DDR3
address_offset : 0x40 Bytes (0x0)
size : 16 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
BL : BL
bits : 0 - 1 (2 bit)
CL0 : CL0
bits : 2 - 2 (1 bit)
BT : BT
bits : 3 - 3 (1 bit)
CL : CL
bits : 4 - 6 (3 bit)
TM : TM
bits : 7 - 7 (1 bit)
DR : DR
bits : 8 - 8 (1 bit)
WR : WR
bits : 9 - 11 (3 bit)
PD : PD
bits : 12 - 12 (1 bit)
RSVD : RSVD
bits : 13 - 15 (3 bit)
DDRPHYC MR1 register for DDR3
address_offset : 0x44 Bytes (0x0)
size : 16 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DE : DE
bits : 0 - 0 (1 bit)
DIC0 : DIC0
bits : 1 - 1 (1 bit)
RTT0 : RTT0
bits : 2 - 2 (1 bit)
AL : AL
bits : 3 - 4 (2 bit)
DIC1 : DIC1
bits : 5 - 5 (1 bit)
RTT1 : RTT1
bits : 6 - 6 (1 bit)
LEVEL : LEVEL
bits : 7 - 7 (1 bit)
RTT2 : RTT2
bits : 9 - 9 (1 bit)
TDQS : TDQS
bits : 11 - 11 (1 bit)
QOFF : QOFF
bits : 12 - 12 (1 bit)
DDRPHYC MR2 register for DDR3
address_offset : 0x48 Bytes (0x0)
size : 16 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PASR : PASR
bits : 0 - 2 (3 bit)
CWL : CWL
bits : 3 - 5 (3 bit)
ASR : ASR
bits : 6 - 6 (1 bit)
SRT : SRT
bits : 7 - 7 (1 bit)
RTTWR : RTTWR
bits : 9 - 10 (2 bit)
DDRPHYC MR3 register for DDR3
address_offset : 0x4C Bytes (0x0)
size : 8 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MPRLOC : MPRLOC
bits : 0 - 1 (2 bit)
MPR : MPR
bits : 2 - 2 (1 bit)
DDRPHYC ODTC register
address_offset : 0x50 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
RDODT : RDODT
bits : 0 - 0 (1 bit)
WRODT : WRODT
bits : 16 - 16 (1 bit)
DDRPHYC DTA register
address_offset : 0x54 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DTCOL : DTCOL
bits : 0 - 11 (12 bit)
DTROW : DTROW
bits : 12 - 27 (16 bit)
DTBANK : DTBANK
bits : 28 - 30 (3 bit)
DTMPR : DTMPR
bits : 31 - 31 (1 bit)
DDRPHYC DTD register 0
address_offset : 0x58 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DTBYTE0 : DTBYTE0
bits : 0 - 7 (8 bit)
DTBYTE1 : DTBYTE1
bits : 8 - 15 (8 bit)
DTBYTE2 : DTBYTE2
bits : 16 - 23 (8 bit)
DTBYTE3 : DTBYTE3
bits : 24 - 31 (8 bit)
DDRPHYC DTD register 1
address_offset : 0x5C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DTBYTE4 : DTBYTE4
bits : 0 - 7 (8 bit)
DTBYTE5 : DTBYTE5
bits : 8 - 15 (8 bit)
DTBYTE6 : DTBYTE6
bits : 16 - 23 (8 bit)
DTBYTE7 : DTBYTE7
bits : 24 - 31 (8 bit)
DDRPHYC PHY global control register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ITMDMD : ITMDMD
bits : 0 - 0 (1 bit)
DQSCFG : DQSCFG
bits : 1 - 1 (1 bit)
DFTCMP : DFTCMP
bits : 2 - 2 (1 bit)
DFTLMT : DFTLMT
bits : 3 - 4 (2 bit)
DTOSEL : DTOSEL
bits : 5 - 8 (4 bit)
CKEN : CKEN
bits : 9 - 11 (3 bit)
CKDV : CKDV
bits : 12 - 13 (2 bit)
CKINV : CKINV
bits : 14 - 14 (1 bit)
IOLB : IOLB
bits : 15 - 15 (1 bit)
IODDRM : IODDRM
bits : 16 - 17 (2 bit)
RANKEN : RANKEN
bits : 18 - 21 (4 bit)
ZKSEL : ZKSEL
bits : 22 - 23 (2 bit)
PDDISDX : PDDISDX
bits : 24 - 24 (1 bit)
RFSHDT : RFSHDT
bits : 25 - 28 (4 bit)
LBDQSS : LBDQSS
bits : 29 - 29 (1 bit)
LBGDQS : LBGDQS
bits : 30 - 30 (1 bit)
LBMODE : LBMODE
bits : 31 - 31 (1 bit)
DDRPHYC PHY global status register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
IDONE : IDONE
bits : 0 - 0 (1 bit)
DLDONE : DLDONE
bits : 1 - 1 (1 bit)
ZCDDONE : ZCDDONE
bits : 2 - 2 (1 bit)
DIDONE : DIDONE
bits : 3 - 3 (1 bit)
DTDONE : DTDONE
bits : 4 - 4 (1 bit)
DTERR : DTERR
bits : 5 - 5 (1 bit)
DTIERR : DTIERR
bits : 6 - 6 (1 bit)
DFTERR : DFTERR
bits : 7 - 7 (1 bit)
RVERR : RVERR
bits : 8 - 8 (1 bit)
RVEIRR : RVEIRR
bits : 9 - 9 (1 bit)
TQ : TQ
bits : 31 - 31 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.