\n
address_offset : 0x0 Bytes (0x0)
size : 0x2000 byte (0x0)
mem_usage : registers
protection :
GICH hypervisor control register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EN : EN
bits : 0 - 0 (1 bit)
UIE : UIE
bits : 1 - 1 (1 bit)
LRENPIE : LRENPIE
bits : 2 - 2 (1 bit)
NPIE : NPIE
bits : 3 - 3 (1 bit)
VGRP0EIE : VGRP0EIE
bits : 4 - 4 (1 bit)
VGRP0DIE : VGRP0DIE
bits : 5 - 5 (1 bit)
VGRP1EIE : VGRP1EIE
bits : 6 - 6 (1 bit)
VGRP1DIE : VGRP1DIE
bits : 7 - 7 (1 bit)
EOICOUNT : EOICOUNT
bits : 27 - 31 (5 bit)
GICH maintenance interrupt status register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
EOI : EOI
bits : 0 - 0 (1 bit)
U : U
bits : 1 - 1 (1 bit)
LRENP : LRENP
bits : 2 - 2 (1 bit)
NP : NP
bits : 3 - 3 (1 bit)
VGRP0E : VGRP0E
bits : 4 - 4 (1 bit)
VGRP0D : VGRP0D
bits : 5 - 5 (1 bit)
VGRP1E : VGRP1E
bits : 6 - 6 (1 bit)
VGRP1D : VGRP1D
bits : 7 - 7 (1 bit)
GICH list register 0
address_offset : 0x100 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
VIRTUALID : VIRTUALID
bits : 0 - 9 (10 bit)
PHYSICALID : PHYSICALID
bits : 10 - 19 (10 bit)
PRIORITY : PRIORITY
bits : 23 - 27 (5 bit)
STATE : STATE
bits : 28 - 29 (2 bit)
GRP1 : GRP1
bits : 30 - 30 (1 bit)
HW : HW
bits : 31 - 31 (1 bit)
GICH list register 1
address_offset : 0x104 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
VIRTUALID : VIRTUALID
bits : 0 - 9 (10 bit)
PHYSICALID : PHYSICALID
bits : 10 - 19 (10 bit)
PRIORITY : PRIORITY
bits : 23 - 27 (5 bit)
STATE : STATE
bits : 28 - 29 (2 bit)
GRP1 : GRP1
bits : 30 - 30 (1 bit)
HW : HW
bits : 31 - 31 (1 bit)
GICH list register 2
address_offset : 0x108 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
VIRTUALID : VIRTUALID
bits : 0 - 9 (10 bit)
PHYSICALID : PHYSICALID
bits : 10 - 19 (10 bit)
PRIORITY : PRIORITY
bits : 23 - 27 (5 bit)
STATE : STATE
bits : 28 - 29 (2 bit)
GRP1 : GRP1
bits : 30 - 30 (1 bit)
HW : HW
bits : 31 - 31 (1 bit)
GICH list register 3
address_offset : 0x10C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
VIRTUALID : VIRTUALID
bits : 0 - 9 (10 bit)
PHYSICALID : PHYSICALID
bits : 10 - 19 (10 bit)
PRIORITY : PRIORITY
bits : 23 - 27 (5 bit)
STATE : STATE
bits : 28 - 29 (2 bit)
GRP1 : GRP1
bits : 30 - 30 (1 bit)
HW : HW
bits : 31 - 31 (1 bit)
GICH end of interrupt status register
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
EISR0 : EISR0
bits : 0 - 31 (32 bit)
GICH empty list status register
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
ELSR0 : ELSR0
bits : 0 - 31 (32 bit)
GICH VGIC type register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
LISTREGS : LISTREGS
bits : 0 - 4 (5 bit)
PREBITS : PREBITS
bits : 26 - 28 (3 bit)
PRIBITS : PRIBITS
bits : 29 - 31 (3 bit)
GICH virtual machine control register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
VMGRP0EN : VMGRP0EN
bits : 0 - 0 (1 bit)
VMGRP1EN : VMGRP1EN
bits : 1 - 1 (1 bit)
VMACKCTL : VMACKCTL
bits : 2 - 2 (1 bit)
VMFIQEN : VMFIQEN
bits : 3 - 3 (1 bit)
VMCBPR : VMCBPR
bits : 4 - 4 (1 bit)
VEM : VEM
bits : 9 - 9 (1 bit)
VMABP : VMABP
bits : 18 - 20 (3 bit)
VMBP : VMBP
bits : 21 - 23 (3 bit)
VMPRIMASK : VMPRIMASK
bits : 27 - 31 (5 bit)
GICH active priority register
address_offset : 0xF0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
APR0 : APR0
bits : 0 - 31 (32 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.