\n
address_offset : 0x0 Bytes (0x0)
size : 0x1000 byte (0x0)
mem_usage : registers
protection :
QUADSPI control register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EN : EN
bits : 0 - 0 (1 bit)
ABORT : ABORT
bits : 1 - 1 (1 bit)
DMAEN : DMAEN
bits : 2 - 2 (1 bit)
TCEN : TCEN
bits : 3 - 3 (1 bit)
SSHIFT : SSHIFT
bits : 4 - 4 (1 bit)
DFM : DFM
bits : 6 - 6 (1 bit)
FSEL : FSEL
bits : 7 - 7 (1 bit)
FTHRES : FTHRES
bits : 8 - 11 (4 bit)
TEIE : TEIE
bits : 16 - 16 (1 bit)
TCIE : TCIE
bits : 17 - 17 (1 bit)
FTIE : FTIE
bits : 18 - 18 (1 bit)
SMIE : SMIE
bits : 19 - 19 (1 bit)
TOIE : TOIE
bits : 20 - 20 (1 bit)
APMS : APMS
bits : 22 - 22 (1 bit)
PMM : PMM
bits : 23 - 23 (1 bit)
PRESCALER : PRESCALER
bits : 24 - 31 (8 bit)
QUADSPI data length register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DL : DL
bits : 0 - 31 (32 bit)
QUADSPI communication configuration register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
INSTRUCTION : INSTRUCTION
bits : 0 - 7 (8 bit)
IMODE : IMODE
bits : 8 - 9 (2 bit)
ADMODE : ADMODE
bits : 10 - 11 (2 bit)
ADSIZE : ADSIZE
bits : 12 - 13 (2 bit)
ABMODE : ABMODE
bits : 14 - 15 (2 bit)
ABSIZE : ABSIZE
bits : 16 - 17 (2 bit)
DCYC : DCYC
bits : 18 - 22 (5 bit)
DMODE : DMODE
bits : 24 - 25 (2 bit)
FMODE : FMODE
bits : 26 - 27 (2 bit)
SIOO : SIOO
bits : 28 - 28 (1 bit)
FRCM : FRCM
bits : 29 - 29 (1 bit)
DHHC : DHHC
bits : 30 - 30 (1 bit)
DDRM : DDRM
bits : 31 - 31 (1 bit)
QUADSPI address register
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADDRESS : ADDRESS
bits : 0 - 31 (32 bit)
QUADSPI alternate bytes registers
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ALTERNATE : ALTERNATE
bits : 0 - 31 (32 bit)
QUADSPI data register
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DATA : DATA
bits : 0 - 31 (32 bit)
QUADSPI polling status mask register
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MASK : MASK
bits : 0 - 31 (32 bit)
QUADSPI polling status match register
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
MATCH : MATCH
bits : 0 - 31 (32 bit)
QUADSPI polling interval register
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
INTERVAL : INTERVAL
bits : 0 - 15 (16 bit)
QUADSPI low-power timeout register
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMEOUT : TIMEOUT
bits : 0 - 15 (16 bit)
QUADSPI HW configuration register
address_offset : 0x3F0 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
FIFOSIZE : FIFOSIZE
bits : 0 - 3 (4 bit)
FIFOPTR : FIFOPTR
bits : 4 - 7 (4 bit)
PRESCVAL : PRESCVAL
bits : 8 - 11 (4 bit)
IDLENGTH : IDLENGTH
bits : 12 - 15 (4 bit)
QUADSPI version register
address_offset : 0x3F4 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
MINREV : MINREV
bits : 0 - 3 (4 bit)
MAJREV : MAJREV
bits : 4 - 7 (4 bit)
QUADSPI identification register
address_offset : 0x3F8 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
ID : ID
bits : 0 - 31 (32 bit)
QUADSPI size identification register
address_offset : 0x3FC Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
SID : SID
bits : 0 - 31 (32 bit)
QUADSPI device configuration register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
CKMODE : CKMODE
bits : 0 - 0 (1 bit)
CSHT : CSHT
bits : 8 - 10 (3 bit)
FSIZE : FSIZE
bits : 16 - 20 (5 bit)
QUADSPI status register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
TEF : TEF
bits : 0 - 0 (1 bit)
TCF : TCF
bits : 1 - 1 (1 bit)
FTF : FTF
bits : 2 - 2 (1 bit)
SMF : SMF
bits : 3 - 3 (1 bit)
TOF : TOF
bits : 4 - 4 (1 bit)
BUSY : BUSY
bits : 5 - 5 (1 bit)
FLEVEL : FLEVEL
bits : 8 - 12 (5 bit)
QUADSPI flag clear register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0
CTEF : CTEF
bits : 0 - 0 (1 bit)
CTCF : CTCF
bits : 1 - 1 (1 bit)
CSMF : CSMF
bits : 3 - 3 (1 bit)
CTOF : CTOF
bits : 4 - 4 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.