\n

LPGPIO

Peripheral Memory Blocks

address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection :

Registers

LPGPIO_MODER

LPGPIO_IDR

LPGPIO_ODR

LPGPIO_BSRR

LPGPIO_BRR


LPGPIO_MODER

LPGPIO port mode register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

LPGPIO_MODER LPGPIO_MODER read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 MODE0 MODE1 MODE2 MODE3 MODE4 MODE5 MODE6 MODE7 MODE8 MODE9 MODE10 MODE11 MODE12 MODE13 MODE14 MODE15

MODE0 : MODE0
bits : 0 - 0 (1 bit)

MODE1 : MODE1
bits : 1 - 1 (1 bit)

MODE2 : MODE2
bits : 2 - 2 (1 bit)

MODE3 : MODE3
bits : 3 - 3 (1 bit)

MODE4 : MODE4
bits : 4 - 4 (1 bit)

MODE5 : MODE5
bits : 5 - 5 (1 bit)

MODE6 : MODE6
bits : 6 - 6 (1 bit)

MODE7 : MODE7
bits : 7 - 7 (1 bit)

MODE8 : MODE8
bits : 8 - 8 (1 bit)

MODE9 : MODE9
bits : 9 - 9 (1 bit)

MODE10 : MODE10
bits : 10 - 10 (1 bit)

MODE11 : MODE11
bits : 11 - 11 (1 bit)

MODE12 : MODE12
bits : 12 - 12 (1 bit)

MODE13 : MODE13
bits : 13 - 13 (1 bit)

MODE14 : MODE14
bits : 14 - 14 (1 bit)

MODE15 : MODE15
bits : 15 - 15 (1 bit)


LPGPIO_IDR

LPGPIO port input data register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

LPGPIO_IDR LPGPIO_IDR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IDy

IDy : IDy
bits : 0 - 15 (16 bit)


LPGPIO_ODR

LPGPIO port output data register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

LPGPIO_ODR LPGPIO_ODR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ODy0 ODy1 ODy2 ODy3 ODy4 ODy5 ODy6 ODy7 ODy8 ODy9 ODy10 ODy11 ODy12 ODy13 ODy14 ODy15

ODy0 : ODy0
bits : 0 - 0 (1 bit)

ODy1 : ODy1
bits : 1 - 1 (1 bit)

ODy2 : ODy2
bits : 2 - 2 (1 bit)

ODy3 : ODy3
bits : 3 - 3 (1 bit)

ODy4 : ODy4
bits : 4 - 4 (1 bit)

ODy5 : ODy5
bits : 5 - 5 (1 bit)

ODy6 : ODy6
bits : 6 - 6 (1 bit)

ODy7 : ODy7
bits : 7 - 7 (1 bit)

ODy8 : ODy8
bits : 8 - 8 (1 bit)

ODy9 : ODy9
bits : 9 - 9 (1 bit)

ODy10 : ODy10
bits : 10 - 10 (1 bit)

ODy11 : ODy11
bits : 11 - 11 (1 bit)

ODy12 : ODy12
bits : 12 - 12 (1 bit)

ODy13 : ODy13
bits : 13 - 13 (1 bit)

ODy14 : ODy14
bits : 14 - 14 (1 bit)

ODy15 : ODy15
bits : 15 - 15 (1 bit)


LPGPIO_BSRR

LPGPIO port bit set/reset register
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

LPGPIO_BSRR LPGPIO_BSRR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 BSy0 BSy1 BSy2 BSy3 BSy4 BSy5 BSy6 BSy7 BSy8 BSy9 BSy10 BSy11 BSy12 BSy13 BSy14 BSy15 BRy16 BRy17 BRy18 BRy19 BRy20 BRy21 BRy22 BRy23 BRy24 BRy25 BRy26 BRy27 BRy28 BRy29 BRy30 BRy31

BSy0 : BSy0
bits : 0 - 0 (1 bit)

BSy1 : BSy1
bits : 1 - 1 (1 bit)

BSy2 : BSy2
bits : 2 - 2 (1 bit)

BSy3 : BSy3
bits : 3 - 3 (1 bit)

BSy4 : BSy4
bits : 4 - 4 (1 bit)

BSy5 : BSy5
bits : 5 - 5 (1 bit)

BSy6 : BSy6
bits : 6 - 6 (1 bit)

BSy7 : BSy7
bits : 7 - 7 (1 bit)

BSy8 : BSy8
bits : 8 - 8 (1 bit)

BSy9 : BSy9
bits : 9 - 9 (1 bit)

BSy10 : BSy10
bits : 10 - 10 (1 bit)

BSy11 : BSy11
bits : 11 - 11 (1 bit)

BSy12 : BSy12
bits : 12 - 12 (1 bit)

BSy13 : BSy13
bits : 13 - 13 (1 bit)

BSy14 : BSy14
bits : 14 - 14 (1 bit)

BSy15 : BSy15
bits : 15 - 15 (1 bit)

BRy16 : BRy16
bits : 16 - 16 (1 bit)

BRy17 : BRy17
bits : 17 - 17 (1 bit)

BRy18 : BRy18
bits : 18 - 18 (1 bit)

BRy19 : BRy19
bits : 19 - 19 (1 bit)

BRy20 : BRy20
bits : 20 - 20 (1 bit)

BRy21 : BRy21
bits : 21 - 21 (1 bit)

BRy22 : BRy22
bits : 22 - 22 (1 bit)

BRy23 : BRy23
bits : 23 - 23 (1 bit)

BRy24 : BRy24
bits : 24 - 24 (1 bit)

BRy25 : BRy25
bits : 25 - 25 (1 bit)

BRy26 : BRy26
bits : 26 - 26 (1 bit)

BRy27 : BRy27
bits : 27 - 27 (1 bit)

BRy28 : BRy28
bits : 28 - 28 (1 bit)

BRy29 : BRy29
bits : 29 - 29 (1 bit)

BRy30 : BRy30
bits : 30 - 30 (1 bit)

BRy31 : BRy31
bits : 31 - 31 (1 bit)


LPGPIO_BRR

LPGPIO port bit reset register
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

LPGPIO_BRR LPGPIO_BRR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 BRy0 BRy1 BRy2 BRy3 BRy4 BRy5 BRy6 BRy7 BRy8 BRy9 BRy10 BRy11 BRy12 BRy13 BRy14 BRy15

BRy0 : BRy0
bits : 0 - 0 (1 bit)

BRy1 : BRy1
bits : 1 - 1 (1 bit)

BRy2 : BRy2
bits : 2 - 2 (1 bit)

BRy3 : BRy3
bits : 3 - 3 (1 bit)

BRy4 : BRy4
bits : 4 - 4 (1 bit)

BRy5 : BRy5
bits : 5 - 5 (1 bit)

BRy6 : BRy6
bits : 6 - 6 (1 bit)

BRy7 : BRy7
bits : 7 - 7 (1 bit)

BRy8 : BRy8
bits : 8 - 8 (1 bit)

BRy9 : BRy9
bits : 9 - 9 (1 bit)

BRy10 : BRy10
bits : 10 - 10 (1 bit)

BRy11 : BRy11
bits : 11 - 11 (1 bit)

BRy12 : BRy12
bits : 12 - 12 (1 bit)

BRy13 : BRy13
bits : 13 - 13 (1 bit)

BRy14 : BRy14
bits : 14 - 14 (1 bit)

BRy15 : BRy15
bits : 15 - 15 (1 bit)



Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !

This website is sponsored by EmbeetleEmbeetle, an IDE designed from scratch for embedded software developers.