\n
address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection :
ADC interrupt and status register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADRDY : ADRDY
bits : 0 - 0 (1 bit)
EOSMP : EOSMP
bits : 1 - 1 (1 bit)
EOC : EOC
bits : 2 - 2 (1 bit)
EOS : EOS
bits : 3 - 3 (1 bit)
OVR : OVR
bits : 4 - 4 (1 bit)
AWD1 : AWD1
bits : 7 - 7 (1 bit)
AWD2 : AWD2
bits : 8 - 8 (1 bit)
AWD3 : AWD3
bits : 9 - 9 (1 bit)
EOCAL : EOCAL
bits : 11 - 11 (1 bit)
CCRDY : CCRDY
bits : 13 - 13 (1 bit)
ADC configuration register 2
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
OVSE : OVSE
bits : 0 - 0 (1 bit)
OVSR0 : OVSR0
bits : 2 - 2 (1 bit)
OVSR1 : OVSR1
bits : 3 - 3 (1 bit)
OVSR2 : OVSR2
bits : 4 - 4 (1 bit)
OVSS0 : OVSS0
bits : 5 - 5 (1 bit)
OVSS1 : OVSS1
bits : 6 - 6 (1 bit)
OVSS2 : OVSS2
bits : 7 - 7 (1 bit)
OVSS3 : OVSS3
bits : 8 - 8 (1 bit)
TOVS : TOVS
bits : 9 - 9 (1 bit)
LFTRIG : LFTRIG
bits : 29 - 29 (1 bit)
CKMODE : CKMODE
bits : 30 - 31 (2 bit)
ADC sampling time register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SMP1 : SMP1
bits : 0 - 2 (3 bit)
SMP2 : SMP2
bits : 4 - 6 (3 bit)
SMPSEL : SMPSEL
bits : 8 - 25 (18 bit)
ADC watchdog threshold register
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LT1 : LT1
bits : 0 - 11 (12 bit)
HT1 : HT1
bits : 16 - 27 (12 bit)
ADC watchdog threshold register
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LT2 : LT2
bits : 0 - 11 (12 bit)
HT2 : HT2
bits : 16 - 27 (12 bit)
channel selection register
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
CHSEL : CHSEL
bits : 0 - 17 (18 bit)
channel selection register
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
alternate_register : CHSELR0
reset_Mask : 0x0
SQ1 : SQ1
bits : 0 - 3 (4 bit)
SQ2 : SQ2
bits : 4 - 7 (4 bit)
SQ3 : SQ3
bits : 8 - 11 (4 bit)
SQ4 : SQ4
bits : 12 - 15 (4 bit)
SQ5 : SQ5
bits : 16 - 19 (4 bit)
SQ6 : SQ6
bits : 20 - 23 (4 bit)
SQ7 : SQ7
bits : 24 - 27 (4 bit)
SQ8 : SQ8
bits : 28 - 31 (4 bit)
ADC watchdog threshold register
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LT3 : LT3
bits : 0 - 11 (12 bit)
HT3 : HT3
bits : 16 - 27 (12 bit)
ADC common configuration register
address_offset : 0x308 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
PRESC0 : PRESC0
bits : 18 - 18 (1 bit)
PRESC1 : PRESC1
bits : 19 - 19 (1 bit)
PRESC2 : PRESC2
bits : 20 - 20 (1 bit)
PRESC3 : PRESC3
bits : 21 - 21 (1 bit)
VREFEN : VREFEN
bits : 22 - 22 (1 bit)
TSEN : TSEN
bits : 23 - 23 (1 bit)
VBATEN : VBATEN
bits : 24 - 24 (1 bit)
ADC interrupt enable register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADRDYIE : ADRDYIE
bits : 0 - 0 (1 bit)
EOSMPIE : EOSMPIE
bits : 1 - 1 (1 bit)
EOCIE : EOCIE
bits : 2 - 2 (1 bit)
EOSIE : EOSIE
bits : 3 - 3 (1 bit)
OVRIE : OVRIE
bits : 4 - 4 (1 bit)
AWD1IE : AWD1IE
bits : 7 - 7 (1 bit)
AWD2IE : AWD2IE
bits : 8 - 8 (1 bit)
AWD3IE : AWD3IE
bits : 9 - 9 (1 bit)
EOCALIE : EOCALIE
bits : 11 - 11 (1 bit)
CCRDYIE : CCRDYIE
bits : 13 - 13 (1 bit)
ADC data register
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
DATA : DATA
bits : 0 - 15 (16 bit)
ADC control register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
ADEN : ADEN
bits : 0 - 0 (1 bit)
ADDIS : ADDIS
bits : 1 - 1 (1 bit)
ADSTART : ADSTART
bits : 2 - 2 (1 bit)
ADSTP : ADSTP
bits : 4 - 4 (1 bit)
ADVREGEN : ADVREGEN
bits : 28 - 28 (1 bit)
ADCAL : ADCAL
bits : 31 - 31 (1 bit)
ADC Analog Watchdog 2 Configuration register
address_offset : 0xA0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
AWD2CH : AWD2CH
bits : 0 - 17 (18 bit)
ADC Analog Watchdog 3 Configuration register
address_offset : 0xA4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
AWD3CH : AWD3CH
bits : 0 - 17 (18 bit)
ADC Calibration factor
address_offset : 0xB4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
CALFACT : CALFACT
bits : 0 - 6 (7 bit)
ADC configuration register 1
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DMAEN : DMAEN
bits : 0 - 0 (1 bit)
DMACFG : DMACFG
bits : 1 - 1 (1 bit)
SCANDIR : SCANDIR
bits : 2 - 2 (1 bit)
RES : RES
bits : 3 - 4 (2 bit)
ALIGN : ALIGN
bits : 5 - 5 (1 bit)
EXTSEL : EXTSEL
bits : 6 - 8 (3 bit)
EXTEN : EXTEN
bits : 10 - 11 (2 bit)
OVRMOD : OVRMOD
bits : 12 - 12 (1 bit)
CONT : CONT
bits : 13 - 13 (1 bit)
WAIT : WAIT
bits : 14 - 14 (1 bit)
AUTOFF : AUTOFF
bits : 15 - 15 (1 bit)
DISCEN : DISCEN
bits : 16 - 16 (1 bit)
CHSELRMOD : CHSELRMOD
bits : 21 - 21 (1 bit)
AWD1SGL : AWD1SGL
bits : 22 - 22 (1 bit)
AWD1EN : AWD1EN
bits : 23 - 23 (1 bit)
AWD1CH : AWD1CH
bits : 26 - 30 (5 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.