INT_ST

INT_ENA

INT_CLR

TIMING

FIFO_CONF

RXEOF_NUM

CONF_SIGLE_DATA

CONF_CHAN

OUT_LINK

IN_LINK

OUT_EOF_DES_ADDR

IN_EOF_DES_ADDR

OUT_EOF_BFR_DES_ADDR

AHB_TEST

INLINK_DSCR

INLINK_DSCR_BF0

INLINK_DSCR_BF1

OUTLINK_DSCR

OUTLINK_DSCR_BF0

OUTLINK_DSCR_BF1

LC_CONF

OUTFIFO_PUSH

INFIFO_POP

LC_STATE0

LC_STATE1

LC_HUNG_CONF

CONF

CVSD_CONF0

CVSD_CONF1

CVSD_CONF2

PLC_CONF0

PLC_CONF1

PLC_CONF2

ESCO_CONF0

SCO_CONF0

CONF1

PD_CONF

CONF2

CLKM_CONF

SAMPLE_RATE_CONF

PDM_CONF

PDM_FREQ_CONF

STATE

INT_RAW

DATE

RX_TAKE_DATA_INT_ST :
bits : 0 - 0 (1 bit)

TX_PUT_DATA_INT_ST :
bits : 1 - 1 (1 bit)

RX_WFULL_INT_ST :
bits : 2 - 2 (1 bit)

RX_REMPTY_INT_ST :
bits : 3 - 3 (1 bit)

TX_WFULL_INT_ST :
bits : 4 - 4 (1 bit)

TX_REMPTY_INT_ST :
bits : 5 - 5 (1 bit)

RX_HUNG_INT_ST :
bits : 6 - 6 (1 bit)

TX_HUNG_INT_ST :
bits : 7 - 7 (1 bit)

IN_DONE_INT_ST :
bits : 8 - 8 (1 bit)

IN_SUC_EOF_INT_ST :
bits : 9 - 9 (1 bit)

IN_ERR_EOF_INT_ST :
bits : 10 - 10 (1 bit)

OUT_DONE_INT_ST :
bits : 11 - 11 (1 bit)

OUT_EOF_INT_ST :
bits : 12 - 12 (1 bit)

IN_DSCR_ERR_INT_ST :
bits : 13 - 13 (1 bit)

OUT_DSCR_ERR_INT_ST :
bits : 14 - 14 (1 bit)

IN_DSCR_EMPTY_INT_ST :
bits : 15 - 15 (1 bit)

OUT_TOTAL_EOF_INT_ST :
bits : 16 - 16 (1 bit)

RX_TAKE_DATA_INT_ENA :
bits : 0 - 0 (1 bit)

TX_PUT_DATA_INT_ENA :
bits : 1 - 1 (1 bit)

RX_WFULL_INT_ENA :
bits : 2 - 2 (1 bit)

RX_REMPTY_INT_ENA :
bits : 3 - 3 (1 bit)

TX_WFULL_INT_ENA :
bits : 4 - 4 (1 bit)

TX_REMPTY_INT_ENA :
bits : 5 - 5 (1 bit)

RX_HUNG_INT_ENA :
bits : 6 - 6 (1 bit)

TX_HUNG_INT_ENA :
bits : 7 - 7 (1 bit)

IN_DONE_INT_ENA :
bits : 8 - 8 (1 bit)

IN_SUC_EOF_INT_ENA :
bits : 9 - 9 (1 bit)

IN_ERR_EOF_INT_ENA :
bits : 10 - 10 (1 bit)

OUT_DONE_INT_ENA :
bits : 11 - 11 (1 bit)

OUT_EOF_INT_ENA :
bits : 12 - 12 (1 bit)

IN_DSCR_ERR_INT_ENA :
bits : 13 - 13 (1 bit)

OUT_DSCR_ERR_INT_ENA :
bits : 14 - 14 (1 bit)

IN_DSCR_EMPTY_INT_ENA :
bits : 15 - 15 (1 bit)

OUT_TOTAL_EOF_INT_ENA :
bits : 16 - 16 (1 bit)

TAKE_DATA_INT_CLR :
bits : 0 - 0 (1 bit)

PUT_DATA_INT_CLR :
bits : 1 - 1 (1 bit)

RX_WFULL_INT_CLR :
bits : 2 - 2 (1 bit)

RX_REMPTY_INT_CLR :
bits : 3 - 3 (1 bit)

TX_WFULL_INT_CLR :
bits : 4 - 4 (1 bit)

TX_REMPTY_INT_CLR :
bits : 5 - 5 (1 bit)

RX_HUNG_INT_CLR :
bits : 6 - 6 (1 bit)

TX_HUNG_INT_CLR :
bits : 7 - 7 (1 bit)

IN_DONE_INT_CLR :
bits : 8 - 8 (1 bit)

IN_SUC_EOF_INT_CLR :
bits : 9 - 9 (1 bit)

IN_ERR_EOF_INT_CLR :
bits : 10 - 10 (1 bit)

OUT_DONE_INT_CLR :
bits : 11 - 11 (1 bit)

OUT_EOF_INT_CLR :
bits : 12 - 12 (1 bit)

IN_DSCR_ERR_INT_CLR :
bits : 13 - 13 (1 bit)

OUT_DSCR_ERR_INT_CLR :
bits : 14 - 14 (1 bit)

IN_DSCR_EMPTY_INT_CLR :
bits : 15 - 15 (1 bit)

OUT_TOTAL_EOF_INT_CLR :
bits : 16 - 16 (1 bit)

TX_BCK_IN_DELAY :
bits : 0 - 1 (2 bit)

TX_WS_IN_DELAY :
bits : 2 - 3 (2 bit)

RX_BCK_IN_DELAY :
bits : 4 - 5 (2 bit)

RX_WS_IN_DELAY :
bits : 6 - 7 (2 bit)

RX_SD_IN_DELAY :
bits : 8 - 9 (2 bit)

TX_BCK_OUT_DELAY :
bits : 10 - 11 (2 bit)

TX_WS_OUT_DELAY :
bits : 12 - 13 (2 bit)

TX_SD_OUT_DELAY :
bits : 14 - 15 (2 bit)

RX_WS_OUT_DELAY :
bits : 16 - 17 (2 bit)

RX_BCK_OUT_DELAY :
bits : 18 - 19 (2 bit)

TX_DSYNC_SW :
bits : 20 - 20 (1 bit)

RX_DSYNC_SW :
bits : 21 - 21 (1 bit)

DATA_ENABLE_DELAY :
bits : 22 - 23 (2 bit)

TX_BCK_IN_INV :
bits : 24 - 24 (1 bit)

RX_DATA_NUM :
bits : 0 - 5 (6 bit)

TX_DATA_NUM :
bits : 6 - 11 (6 bit)

DSCR_EN :
bits : 12 - 12 (1 bit)

TX_FIFO_MOD :
bits : 13 - 15 (3 bit)

RX_FIFO_MOD :
bits : 16 - 18 (3 bit)

TX_FIFO_MOD_FORCE_EN :
bits : 19 - 19 (1 bit)

RX_FIFO_MOD_FORCE_EN :
bits : 20 - 20 (1 bit)

RX_EOF_NUM :
bits : 0 - 31 (32 bit)

SIGLE_DATA :
bits : 0 - 31 (32 bit)

TX_CHAN_MOD :
bits : 0 - 2 (3 bit)

RX_CHAN_MOD :
bits : 3 - 4 (2 bit)

OUTLINK_ADDR :
bits : 0 - 19 (20 bit)

OUTLINK_STOP :
bits : 28 - 28 (1 bit)

OUTLINK_START :
bits : 29 - 29 (1 bit)

OUTLINK_RESTART :
bits : 30 - 30 (1 bit)

OUTLINK_PARK :
bits : 31 - 31 (1 bit)

INLINK_ADDR :
bits : 0 - 19 (20 bit)

INLINK_STOP :
bits : 28 - 28 (1 bit)

INLINK_START :
bits : 29 - 29 (1 bit)

INLINK_RESTART :
bits : 30 - 30 (1 bit)

INLINK_PARK :
bits : 31 - 31 (1 bit)

OUT_EOF_DES_ADDR :
bits : 0 - 31 (32 bit)

IN_SUC_EOF_DES_ADDR :
bits : 0 - 31 (32 bit)

OUT_EOF_BFR_DES_ADDR :
bits : 0 - 31 (32 bit)

AHB_TESTMODE :
bits : 0 - 2 (3 bit)

AHB_TESTADDR :
bits : 4 - 5 (2 bit)

INLINK_DSCR :
bits : 0 - 31 (32 bit)

INLINK_DSCR_BF0 :
bits : 0 - 31 (32 bit)

INLINK_DSCR_BF1 :
bits : 0 - 31 (32 bit)

OUTLINK_DSCR :
bits : 0 - 31 (32 bit)

OUTLINK_DSCR_BF0 :
bits : 0 - 31 (32 bit)

OUTLINK_DSCR_BF1 :
bits : 0 - 31 (32 bit)

IN_RST :
bits : 0 - 0 (1 bit)

OUT_RST :
bits : 1 - 1 (1 bit)

AHBM_FIFO_RST :
bits : 2 - 2 (1 bit)

AHBM_RST :
bits : 3 - 3 (1 bit)

OUT_LOOP_TEST :
bits : 4 - 4 (1 bit)

IN_LOOP_TEST :
bits : 5 - 5 (1 bit)

OUT_AUTO_WRBACK :
bits : 6 - 6 (1 bit)

OUT_NO_RESTART_CLR :
bits : 7 - 7 (1 bit)

OUT_EOF_MODE :
bits : 8 - 8 (1 bit)

OUTDSCR_BURST_EN :
bits : 9 - 9 (1 bit)

INDSCR_BURST_EN :
bits : 10 - 10 (1 bit)

OUT_DATA_BURST_EN :
bits : 11 - 11 (1 bit)

CHECK_OWNER :
bits : 12 - 12 (1 bit)

MEM_TRANS_EN :
bits : 13 - 13 (1 bit)

OUTFIFO_WDATA :
bits : 0 - 8 (9 bit)

OUTFIFO_PUSH :
bits : 16 - 16 (1 bit)

INFIFO_RDATA :
bits : 0 - 11 (12 bit)

INFIFO_POP :
bits : 16 - 16 (1 bit)

LC_STATE0 :
bits : 0 - 31 (32 bit)

LC_STATE1 :
bits : 0 - 31 (32 bit)

LC_FIFO_TIMEOUT :
bits : 0 - 7 (8 bit)

LC_FIFO_TIMEOUT_SHIFT :
bits : 8 - 10 (3 bit)

LC_FIFO_TIMEOUT_ENA :
bits : 11 - 11 (1 bit)

TX_RESET :
bits : 0 - 0 (1 bit)

RX_RESET :
bits : 1 - 1 (1 bit)

TX_FIFO_RESET :
bits : 2 - 2 (1 bit)

RX_FIFO_RESET :
bits : 3 - 3 (1 bit)

TX_START :
bits : 4 - 4 (1 bit)

RX_START :
bits : 5 - 5 (1 bit)

TX_SLAVE_MOD :
bits : 6 - 6 (1 bit)

RX_SLAVE_MOD :
bits : 7 - 7 (1 bit)

TX_RIGHT_FIRST :
bits : 8 - 8 (1 bit)

RX_RIGHT_FIRST :
bits : 9 - 9 (1 bit)

TX_MSB_SHIFT :
bits : 10 - 10 (1 bit)

RX_MSB_SHIFT :
bits : 11 - 11 (1 bit)

TX_SHORT_SYNC :
bits : 12 - 12 (1 bit)

RX_SHORT_SYNC :
bits : 13 - 13 (1 bit)

TX_MONO :
bits : 14 - 14 (1 bit)

RX_MONO :
bits : 15 - 15 (1 bit)

TX_MSB_RIGHT :
bits : 16 - 16 (1 bit)

RX_MSB_RIGHT :
bits : 17 - 17 (1 bit)

SIG_LOOPBACK :
bits : 18 - 18 (1 bit)

CVSD_Y_MAX :
bits : 0 - 15 (16 bit)

CVSD_Y_MIN :
bits : 16 - 31 (16 bit)

CVSD_SIGMA_MAX :
bits : 0 - 15 (16 bit)

CVSD_SIGMA_MIN :
bits : 16 - 31 (16 bit)

CVSD_K :
bits : 0 - 2 (3 bit)

CVSD_J :
bits : 3 - 5 (3 bit)

CVSD_BETA :
bits : 6 - 15 (10 bit)

CVSD_H :
bits : 16 - 18 (3 bit)

GOOD_PACK_MAX :
bits : 0 - 5 (6 bit)

N_ERR_SEG :
bits : 6 - 8 (3 bit)

SHIFT_RATE :
bits : 9 - 11 (3 bit)

MAX_SLIDE_SAMPLE :
bits : 12 - 19 (8 bit)

PACK_LEN_8K :
bits : 20 - 24 (5 bit)

N_MIN_ERR :
bits : 25 - 27 (3 bit)

BAD_CEF_ATTEN_PARA :
bits : 0 - 7 (8 bit)

BAD_CEF_ATTEN_PARA_SHIFT :
bits : 8 - 11 (4 bit)

BAD_OLA_WIN2_PARA_SHIFT :
bits : 12 - 15 (4 bit)

BAD_OLA_WIN2_PARA :
bits : 16 - 23 (8 bit)

SLIDE_WIN_LEN :
bits : 24 - 31 (8 bit)

CVSD_SEG_MOD :
bits : 0 - 1 (2 bit)

MIN_PERIOD :
bits : 2 - 6 (5 bit)

ESCO_EN :
bits : 0 - 0 (1 bit)

ESCO_CHAN_MOD :
bits : 1 - 1 (1 bit)

ESCO_CVSD_DEC_PACK_ERR :
bits : 2 - 2 (1 bit)

ESCO_CVSD_PACK_LEN_8K :
bits : 3 - 7 (5 bit)

ESCO_CVSD_INF_EN :
bits : 8 - 8 (1 bit)

CVSD_DEC_START :
bits : 9 - 9 (1 bit)

CVSD_DEC_RESET :
bits : 10 - 10 (1 bit)

PLC_EN :
bits : 11 - 11 (1 bit)

PLC2DMA_EN :
bits : 12 - 12 (1 bit)

SCO_WITH_I2S_EN :
bits : 0 - 0 (1 bit)

SCO_NO_I2S_EN :
bits : 1 - 1 (1 bit)

CVSD_ENC_START :
bits : 2 - 2 (1 bit)

CVSD_ENC_RESET :
bits : 3 - 3 (1 bit)

TX_PCM_CONF :
bits : 0 - 2 (3 bit)

TX_PCM_BYPASS :
bits : 3 - 3 (1 bit)

RX_PCM_CONF :
bits : 4 - 6 (3 bit)

RX_PCM_BYPASS :
bits : 7 - 7 (1 bit)

TX_STOP_EN :
bits : 8 - 8 (1 bit)

TX_ZEROS_RM_EN :
bits : 9 - 9 (1 bit)

FIFO_FORCE_PD :
bits : 0 - 0 (1 bit)

FIFO_FORCE_PU :
bits : 1 - 1 (1 bit)

PLC_MEM_FORCE_PD :
bits : 2 - 2 (1 bit)

PLC_MEM_FORCE_PU :
bits : 3 - 3 (1 bit)

CAMERA_EN :
bits : 0 - 0 (1 bit)

LCD_TX_WRX2_EN :
bits : 1 - 1 (1 bit)

LCD_TX_SDX2_EN :
bits : 2 - 2 (1 bit)

DATA_ENABLE_TEST_EN :
bits : 3 - 3 (1 bit)

DATA_ENABLE :
bits : 4 - 4 (1 bit)

LCD_EN :
bits : 5 - 5 (1 bit)

EXT_ADC_START_EN :
bits : 6 - 6 (1 bit)

INTER_VALID_EN :
bits : 7 - 7 (1 bit)

CLKM_DIV_NUM :
bits : 0 - 7 (8 bit)

CLKM_DIV_B :
bits : 8 - 13 (6 bit)

CLKM_DIV_A :
bits : 14 - 19 (6 bit)

CLK_EN :
bits : 20 - 20 (1 bit)

CLKA_ENA :
bits : 21 - 21 (1 bit)

TX_BCK_DIV_NUM :
bits : 0 - 5 (6 bit)

RX_BCK_DIV_NUM :
bits : 6 - 11 (6 bit)

TX_BITS_MOD :
bits : 12 - 17 (6 bit)

RX_BITS_MOD :
bits : 18 - 23 (6 bit)

TX_PDM_EN :
bits : 0 - 0 (1 bit)

RX_PDM_EN :
bits : 1 - 1 (1 bit)

PCM2PDM_CONV_EN :
bits : 2 - 2 (1 bit)

PDM2PCM_CONV_EN :
bits : 3 - 3 (1 bit)

TX_PDM_SINC_OSR2 :
bits : 4 - 7 (4 bit)

TX_PDM_PRESCALE :
bits : 8 - 15 (8 bit)

TX_PDM_HP_IN_SHIFT :
bits : 16 - 17 (2 bit)

TX_PDM_LP_IN_SHIFT :
bits : 18 - 19 (2 bit)

TX_PDM_SINC_IN_SHIFT :
bits : 20 - 21 (2 bit)

TX_PDM_SIGMADELTA_IN_SHIFT :
bits : 22 - 23 (2 bit)

RX_PDM_SINC_DSR_16_EN :
bits : 24 - 24 (1 bit)

TX_PDM_HP_BYPASS :
bits : 25 - 25 (1 bit)

TX_PDM_FS :
bits : 0 - 9 (10 bit)

TX_PDM_FP :
bits : 10 - 19 (10 bit)

TX_IDLE :
bits : 0 - 0 (1 bit)

TX_FIFO_RESET_BACK :
bits : 1 - 1 (1 bit)

RX_FIFO_RESET_BACK :
bits : 2 - 2 (1 bit)