Embeetle, an IDE designed from scratch for embedded software developers.address_offset : 0x0 Bytes (0x0)
size : 0xCC0 byte (0x0)
mem_usage : registers
protection : not protected
LEDC_HSCH0_CONF0
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH0 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH0 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH0 :
bits : 3 - 3 (1 bit)
CLK_EN :
bits : 31 - 31 (1 bit)
LEDC_HSCH0_DUTY_R
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH0 :
bits : 0 - 24 (25 bit)
LEDC_LSCH4_DUTY_R
address_offset : 0x100 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH4 :
bits : 0 - 24 (25 bit)
LEDC_LSCH5_CONF0
address_offset : 0x104 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH5 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH5 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH5 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH5 :
bits : 4 - 4 (1 bit)
LEDC_LSCH5_HPOINT
address_offset : 0x108 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH5 :
bits : 0 - 19 (20 bit)
LEDC_LSCH5_DUTY
address_offset : 0x10C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH5 :
bits : 0 - 24 (25 bit)
LEDC_LSCH5_CONF1
address_offset : 0x110 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH5 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH5 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH5 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH5 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH5 :
bits : 31 - 31 (1 bit)
LEDC_LSCH5_DUTY_R
address_offset : 0x114 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH5 :
bits : 0 - 24 (25 bit)
LEDC_LSCH6_CONF0
address_offset : 0x118 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH6 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH6 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH6 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH6 :
bits : 4 - 4 (1 bit)
LEDC_LSCH6_HPOINT
address_offset : 0x11C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH6 :
bits : 0 - 19 (20 bit)
LEDC_LSCH6_DUTY
address_offset : 0x120 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH6 :
bits : 0 - 24 (25 bit)
LEDC_LSCH6_CONF1
address_offset : 0x124 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH6 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH6 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH6 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH6 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH6 :
bits : 31 - 31 (1 bit)
LEDC_LSCH6_DUTY_R
address_offset : 0x128 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH6 :
bits : 0 - 24 (25 bit)
LEDC_LSCH7_CONF0
address_offset : 0x12C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH7 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH7 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH7 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH7 :
bits : 4 - 4 (1 bit)
LEDC_LSCH7_HPOINT
address_offset : 0x130 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH7 :
bits : 0 - 19 (20 bit)
LEDC_LSCH7_DUTY
address_offset : 0x134 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH7 :
bits : 0 - 24 (25 bit)
LEDC_LSCH7_CONF1
address_offset : 0x138 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH7 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH7 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH7 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH7 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH7 :
bits : 31 - 31 (1 bit)
LEDC_LSCH7_DUTY_R
address_offset : 0x13C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH7 :
bits : 0 - 24 (25 bit)
LEDC_HSCH1_CONF0
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH1 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH1 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH1 :
bits : 3 - 3 (1 bit)
LEDC_HSTIMER0_CONF
address_offset : 0x140 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER0_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_HSTIMER0 :
bits : 5 - 22 (18 bit)
HSTIMER0_PAUSE :
bits : 23 - 23 (1 bit)
HSTIMER0_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_HSTIMER0 :
bits : 25 - 25 (1 bit)
LEDC_HSTIMER0_VALUE
address_offset : 0x144 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER0_CNT :
bits : 0 - 19 (20 bit)
LEDC_HSTIMER1_CONF
address_offset : 0x148 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER1_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_HSTIMER1 :
bits : 5 - 22 (18 bit)
HSTIMER1_PAUSE :
bits : 23 - 23 (1 bit)
HSTIMER1_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_HSTIMER1 :
bits : 25 - 25 (1 bit)
LEDC_HSTIMER1_VALUE
address_offset : 0x14C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER1_CNT :
bits : 0 - 19 (20 bit)
LEDC_HSTIMER2_CONF
address_offset : 0x150 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER2_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_HSTIMER2 :
bits : 5 - 22 (18 bit)
HSTIMER2_PAUSE :
bits : 23 - 23 (1 bit)
HSTIMER2_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_HSTIMER2 :
bits : 25 - 25 (1 bit)
LEDC_HSTIMER2_VALUE
address_offset : 0x154 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER2_CNT :
bits : 0 - 19 (20 bit)
LEDC_HSTIMER3_CONF
address_offset : 0x158 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER3_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_HSTIMER3 :
bits : 5 - 22 (18 bit)
HSTIMER3_PAUSE :
bits : 23 - 23 (1 bit)
HSTIMER3_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_HSTIMER3 :
bits : 25 - 25 (1 bit)
LEDC_HSTIMER3_VALUE
address_offset : 0x15C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER3_CNT :
bits : 0 - 19 (20 bit)
LEDC_LSTIMER0_CONF
address_offset : 0x160 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER0_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_LSTIMER0 :
bits : 5 - 22 (18 bit)
LSTIMER0_PAUSE :
bits : 23 - 23 (1 bit)
LSTIMER0_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_LSTIMER0 :
bits : 25 - 25 (1 bit)
LSTIMER0_PARA_UP :
bits : 26 - 26 (1 bit)
LEDC_LSTIMER0_VALUE
address_offset : 0x164 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER0_CNT :
bits : 0 - 19 (20 bit)
LEDC_LSTIMER1_CONF
address_offset : 0x168 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER1_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_LSTIMER1 :
bits : 5 - 22 (18 bit)
LSTIMER1_PAUSE :
bits : 23 - 23 (1 bit)
LSTIMER1_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_LSTIMER1 :
bits : 25 - 25 (1 bit)
LSTIMER1_PARA_UP :
bits : 26 - 26 (1 bit)
LEDC_LSTIMER1_VALUE
address_offset : 0x16C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER1_CNT :
bits : 0 - 19 (20 bit)
LEDC_LSTIMER2_CONF
address_offset : 0x170 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER2_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_LSTIMER2 :
bits : 5 - 22 (18 bit)
LSTIMER2_PAUSE :
bits : 23 - 23 (1 bit)
LSTIMER2_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_LSTIMER2 :
bits : 25 - 25 (1 bit)
LSTIMER2_PARA_UP :
bits : 26 - 26 (1 bit)
LEDC_LSTIMER2_VALUE
address_offset : 0x174 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER2_CNT :
bits : 0 - 19 (20 bit)
LEDC_LSTIMER3_CONF
address_offset : 0x178 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER3_LIM :
bits : 0 - 4 (5 bit)
DIV_NUM_LSTIMER3 :
bits : 5 - 22 (18 bit)
LSTIMER3_PAUSE :
bits : 23 - 23 (1 bit)
LSTIMER3_RST :
bits : 24 - 24 (1 bit)
TICK_SEL_LSTIMER3 :
bits : 25 - 25 (1 bit)
LSTIMER3_PARA_UP :
bits : 26 - 26 (1 bit)
LEDC_LSTIMER3_VALUE
address_offset : 0x17C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSTIMER3_CNT :
bits : 0 - 19 (20 bit)
LEDC_HSCH1_HPOINT
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH1 :
bits : 0 - 19 (20 bit)
LEDC_INT_RAW
address_offset : 0x180 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER0_OVF_INT_RAW :
bits : 0 - 0 (1 bit)
HSTIMER1_OVF_INT_RAW :
bits : 1 - 1 (1 bit)
HSTIMER2_OVF_INT_RAW :
bits : 2 - 2 (1 bit)
HSTIMER3_OVF_INT_RAW :
bits : 3 - 3 (1 bit)
LSTIMER0_OVF_INT_RAW :
bits : 4 - 4 (1 bit)
LSTIMER1_OVF_INT_RAW :
bits : 5 - 5 (1 bit)
LSTIMER2_OVF_INT_RAW :
bits : 6 - 6 (1 bit)
LSTIMER3_OVF_INT_RAW :
bits : 7 - 7 (1 bit)
DUTY_CHNG_END_HSCH0_INT_RAW :
bits : 8 - 8 (1 bit)
DUTY_CHNG_END_HSCH1_INT_RAW :
bits : 9 - 9 (1 bit)
DUTY_CHNG_END_HSCH2_INT_RAW :
bits : 10 - 10 (1 bit)
DUTY_CHNG_END_HSCH3_INT_RAW :
bits : 11 - 11 (1 bit)
DUTY_CHNG_END_HSCH4_INT_RAW :
bits : 12 - 12 (1 bit)
DUTY_CHNG_END_HSCH5_INT_RAW :
bits : 13 - 13 (1 bit)
DUTY_CHNG_END_HSCH6_INT_RAW :
bits : 14 - 14 (1 bit)
DUTY_CHNG_END_HSCH7_INT_RAW :
bits : 15 - 15 (1 bit)
DUTY_CHNG_END_LSCH0_INT_RAW :
bits : 16 - 16 (1 bit)
DUTY_CHNG_END_LSCH1_INT_RAW :
bits : 17 - 17 (1 bit)
DUTY_CHNG_END_LSCH2_INT_RAW :
bits : 18 - 18 (1 bit)
DUTY_CHNG_END_LSCH3_INT_RAW :
bits : 19 - 19 (1 bit)
DUTY_CHNG_END_LSCH4_INT_RAW :
bits : 20 - 20 (1 bit)
DUTY_CHNG_END_LSCH5_INT_RAW :
bits : 21 - 21 (1 bit)
DUTY_CHNG_END_LSCH6_INT_RAW :
bits : 22 - 22 (1 bit)
DUTY_CHNG_END_LSCH7_INT_RAW :
bits : 23 - 23 (1 bit)
LEDC_INT_ST
address_offset : 0x184 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER0_OVF_INT_ST :
bits : 0 - 0 (1 bit)
HSTIMER1_OVF_INT_ST :
bits : 1 - 1 (1 bit)
HSTIMER2_OVF_INT_ST :
bits : 2 - 2 (1 bit)
HSTIMER3_OVF_INT_ST :
bits : 3 - 3 (1 bit)
LSTIMER0_OVF_INT_ST :
bits : 4 - 4 (1 bit)
LSTIMER1_OVF_INT_ST :
bits : 5 - 5 (1 bit)
LSTIMER2_OVF_INT_ST :
bits : 6 - 6 (1 bit)
LSTIMER3_OVF_INT_ST :
bits : 7 - 7 (1 bit)
DUTY_CHNG_END_HSCH0_INT_ST :
bits : 8 - 8 (1 bit)
DUTY_CHNG_END_HSCH1_INT_ST :
bits : 9 - 9 (1 bit)
DUTY_CHNG_END_HSCH2_INT_ST :
bits : 10 - 10 (1 bit)
DUTY_CHNG_END_HSCH3_INT_ST :
bits : 11 - 11 (1 bit)
DUTY_CHNG_END_HSCH4_INT_ST :
bits : 12 - 12 (1 bit)
DUTY_CHNG_END_HSCH5_INT_ST :
bits : 13 - 13 (1 bit)
DUTY_CHNG_END_HSCH6_INT_ST :
bits : 14 - 14 (1 bit)
DUTY_CHNG_END_HSCH7_INT_ST :
bits : 15 - 15 (1 bit)
DUTY_CHNG_END_LSCH0_INT_ST :
bits : 16 - 16 (1 bit)
DUTY_CHNG_END_LSCH1_INT_ST :
bits : 17 - 17 (1 bit)
DUTY_CHNG_END_LSCH2_INT_ST :
bits : 18 - 18 (1 bit)
DUTY_CHNG_END_LSCH3_INT_ST :
bits : 19 - 19 (1 bit)
DUTY_CHNG_END_LSCH4_INT_ST :
bits : 20 - 20 (1 bit)
DUTY_CHNG_END_LSCH5_INT_ST :
bits : 21 - 21 (1 bit)
DUTY_CHNG_END_LSCH6_INT_ST :
bits : 22 - 22 (1 bit)
DUTY_CHNG_END_LSCH7_INT_ST :
bits : 23 - 23 (1 bit)
LEDC_INT_ENA
address_offset : 0x188 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER0_OVF_INT_ENA :
bits : 0 - 0 (1 bit)
HSTIMER1_OVF_INT_ENA :
bits : 1 - 1 (1 bit)
HSTIMER2_OVF_INT_ENA :
bits : 2 - 2 (1 bit)
HSTIMER3_OVF_INT_ENA :
bits : 3 - 3 (1 bit)
LSTIMER0_OVF_INT_ENA :
bits : 4 - 4 (1 bit)
LSTIMER1_OVF_INT_ENA :
bits : 5 - 5 (1 bit)
LSTIMER2_OVF_INT_ENA :
bits : 6 - 6 (1 bit)
LSTIMER3_OVF_INT_ENA :
bits : 7 - 7 (1 bit)
DUTY_CHNG_END_HSCH0_INT_ENA :
bits : 8 - 8 (1 bit)
DUTY_CHNG_END_HSCH1_INT_ENA :
bits : 9 - 9 (1 bit)
DUTY_CHNG_END_HSCH2_INT_ENA :
bits : 10 - 10 (1 bit)
DUTY_CHNG_END_HSCH3_INT_ENA :
bits : 11 - 11 (1 bit)
DUTY_CHNG_END_HSCH4_INT_ENA :
bits : 12 - 12 (1 bit)
DUTY_CHNG_END_HSCH5_INT_ENA :
bits : 13 - 13 (1 bit)
DUTY_CHNG_END_HSCH6_INT_ENA :
bits : 14 - 14 (1 bit)
DUTY_CHNG_END_HSCH7_INT_ENA :
bits : 15 - 15 (1 bit)
DUTY_CHNG_END_LSCH0_INT_ENA :
bits : 16 - 16 (1 bit)
DUTY_CHNG_END_LSCH1_INT_ENA :
bits : 17 - 17 (1 bit)
DUTY_CHNG_END_LSCH2_INT_ENA :
bits : 18 - 18 (1 bit)
DUTY_CHNG_END_LSCH3_INT_ENA :
bits : 19 - 19 (1 bit)
DUTY_CHNG_END_LSCH4_INT_ENA :
bits : 20 - 20 (1 bit)
DUTY_CHNG_END_LSCH5_INT_ENA :
bits : 21 - 21 (1 bit)
DUTY_CHNG_END_LSCH6_INT_ENA :
bits : 22 - 22 (1 bit)
DUTY_CHNG_END_LSCH7_INT_ENA :
bits : 23 - 23 (1 bit)
LEDC_INT_CLR
address_offset : 0x18C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSTIMER0_OVF_INT_CLR :
bits : 0 - 0 (1 bit)
HSTIMER1_OVF_INT_CLR :
bits : 1 - 1 (1 bit)
HSTIMER2_OVF_INT_CLR :
bits : 2 - 2 (1 bit)
HSTIMER3_OVF_INT_CLR :
bits : 3 - 3 (1 bit)
LSTIMER0_OVF_INT_CLR :
bits : 4 - 4 (1 bit)
LSTIMER1_OVF_INT_CLR :
bits : 5 - 5 (1 bit)
LSTIMER2_OVF_INT_CLR :
bits : 6 - 6 (1 bit)
LSTIMER3_OVF_INT_CLR :
bits : 7 - 7 (1 bit)
DUTY_CHNG_END_HSCH0_INT_CLR :
bits : 8 - 8 (1 bit)
DUTY_CHNG_END_HSCH1_INT_CLR :
bits : 9 - 9 (1 bit)
DUTY_CHNG_END_HSCH2_INT_CLR :
bits : 10 - 10 (1 bit)
DUTY_CHNG_END_HSCH3_INT_CLR :
bits : 11 - 11 (1 bit)
DUTY_CHNG_END_HSCH4_INT_CLR :
bits : 12 - 12 (1 bit)
DUTY_CHNG_END_HSCH5_INT_CLR :
bits : 13 - 13 (1 bit)
DUTY_CHNG_END_HSCH6_INT_CLR :
bits : 14 - 14 (1 bit)
DUTY_CHNG_END_HSCH7_INT_CLR :
bits : 15 - 15 (1 bit)
DUTY_CHNG_END_LSCH0_INT_CLR :
bits : 16 - 16 (1 bit)
DUTY_CHNG_END_LSCH1_INT_CLR :
bits : 17 - 17 (1 bit)
DUTY_CHNG_END_LSCH2_INT_CLR :
bits : 18 - 18 (1 bit)
DUTY_CHNG_END_LSCH3_INT_CLR :
bits : 19 - 19 (1 bit)
DUTY_CHNG_END_LSCH4_INT_CLR :
bits : 20 - 20 (1 bit)
DUTY_CHNG_END_LSCH5_INT_CLR :
bits : 21 - 21 (1 bit)
DUTY_CHNG_END_LSCH6_INT_CLR :
bits : 22 - 22 (1 bit)
DUTY_CHNG_END_LSCH7_INT_CLR :
bits : 23 - 23 (1 bit)
LEDC_CONF
address_offset : 0x190 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
APB_CLK_SEL :
bits : 0 - 0 (1 bit)
LEDC_HSCH1_DUTY
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH1 :
bits : 0 - 24 (25 bit)
LEDC_DATE
address_offset : 0x1FC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DATE :
bits : 0 - 31 (32 bit)
LEDC_HSCH1_CONF1
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH1 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH1 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH1 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH1 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH1 :
bits : 31 - 31 (1 bit)
LEDC_HSCH1_DUTY_R
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH1 :
bits : 0 - 24 (25 bit)
LEDC_HSCH2_CONF0
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH2 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH2 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH2 :
bits : 3 - 3 (1 bit)
LEDC_HSCH2_HPOINT
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH2 :
bits : 0 - 19 (20 bit)
LEDC_HSCH2_DUTY
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH2 :
bits : 0 - 24 (25 bit)
LEDC_HSCH2_CONF1
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH2 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH2 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH2 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH2 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH2 :
bits : 31 - 31 (1 bit)
LEDC_HSCH2_DUTY_R
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH2 :
bits : 0 - 24 (25 bit)
LEDC_HSCH3_CONF0
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH3 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH3 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH3 :
bits : 3 - 3 (1 bit)
LEDC_HSCH0_HPOINT
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH0 :
bits : 0 - 19 (20 bit)
LEDC_HSCH3_HPOINT
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH3 :
bits : 0 - 19 (20 bit)
LEDC_HSCH3_DUTY
address_offset : 0x44 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH3 :
bits : 0 - 24 (25 bit)
LEDC_HSCH3_CONF1
address_offset : 0x48 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH3 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH3 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH3 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH3 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH3 :
bits : 31 - 31 (1 bit)
LEDC_HSCH3_DUTY_R
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH3 :
bits : 0 - 24 (25 bit)
LEDC_HSCH4_CONF0
address_offset : 0x50 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH4 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH4 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH4 :
bits : 3 - 3 (1 bit)
LEDC_HSCH4_HPOINT
address_offset : 0x54 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH4 :
bits : 0 - 19 (20 bit)
LEDC_HSCH4_DUTY
address_offset : 0x58 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH4 :
bits : 0 - 24 (25 bit)
LEDC_HSCH4_CONF1
address_offset : 0x5C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH4 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH4 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH4 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH4 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH4 :
bits : 31 - 31 (1 bit)
LEDC_HSCH4_DUTY_R
address_offset : 0x60 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH4 :
bits : 0 - 24 (25 bit)
LEDC_HSCH5_CONF0
address_offset : 0x64 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH5 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH5 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH5 :
bits : 3 - 3 (1 bit)
LEDC_HSCH5_HPOINT
address_offset : 0x68 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH5 :
bits : 0 - 19 (20 bit)
LEDC_HSCH5_DUTY
address_offset : 0x6C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH5 :
bits : 0 - 24 (25 bit)
LEDC_HSCH5_CONF1
address_offset : 0x70 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH5 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH5 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH5 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH5 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH5 :
bits : 31 - 31 (1 bit)
LEDC_HSCH5_DUTY_R
address_offset : 0x74 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH5 :
bits : 0 - 24 (25 bit)
LEDC_HSCH6_CONF0
address_offset : 0x78 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH6 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH6 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH6 :
bits : 3 - 3 (1 bit)
LEDC_HSCH6_HPOINT
address_offset : 0x7C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH6 :
bits : 0 - 19 (20 bit)
LEDC_HSCH0_DUTY
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH0 :
bits : 0 - 24 (25 bit)
LEDC_HSCH6_DUTY
address_offset : 0x80 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH6 :
bits : 0 - 24 (25 bit)
LEDC_HSCH6_CONF1
address_offset : 0x84 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH6 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH6 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH6 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH6 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH6 :
bits : 31 - 31 (1 bit)
LEDC_HSCH6_DUTY_R
address_offset : 0x88 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH6 :
bits : 0 - 24 (25 bit)
LEDC_HSCH7_CONF0
address_offset : 0x8C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_HSCH7 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_HSCH7 :
bits : 2 - 2 (1 bit)
IDLE_LV_HSCH7 :
bits : 3 - 3 (1 bit)
LEDC_HSCH7_HPOINT
address_offset : 0x90 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_HSCH7 :
bits : 0 - 19 (20 bit)
LEDC_HSCH7_DUTY
address_offset : 0x94 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH7 :
bits : 0 - 24 (25 bit)
LEDC_HSCH7_CONF1
address_offset : 0x98 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH7 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH7 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH7 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH7 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH7 :
bits : 31 - 31 (1 bit)
LEDC_HSCH7_DUTY_R
address_offset : 0x9C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_HSCH7 :
bits : 0 - 24 (25 bit)
LEDC_LSCH0_CONF0
address_offset : 0xA0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH0 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH0 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH0 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH0 :
bits : 4 - 4 (1 bit)
LEDC_LSCH0_HPOINT
address_offset : 0xA4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH0 :
bits : 0 - 19 (20 bit)
LEDC_LSCH0_DUTY
address_offset : 0xA8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH0 :
bits : 0 - 24 (25 bit)
LEDC_LSCH0_CONF1
address_offset : 0xAC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH0 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH0 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH0 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH0 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH0 :
bits : 31 - 31 (1 bit)
LEDC_LSCH0_DUTY_R
address_offset : 0xB0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH0 :
bits : 0 - 24 (25 bit)
LEDC_LSCH1_CONF0
address_offset : 0xB4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH1 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH1 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH1 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH1 :
bits : 4 - 4 (1 bit)
LEDC_LSCH1_HPOINT
address_offset : 0xB8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH1 :
bits : 0 - 19 (20 bit)
LEDC_LSCH1_DUTY
address_offset : 0xBC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH1 :
bits : 0 - 24 (25 bit)
LEDC_HSCH0_CONF1
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_HSCH0 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_HSCH0 :
bits : 10 - 19 (10 bit)
DUTY_NUM_HSCH0 :
bits : 20 - 29 (10 bit)
DUTY_INC_HSCH0 :
bits : 30 - 30 (1 bit)
DUTY_START_HSCH0 :
bits : 31 - 31 (1 bit)
LEDC_LSCH1_CONF1
address_offset : 0xC0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH1 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH1 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH1 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH1 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH1 :
bits : 31 - 31 (1 bit)
LEDC_LSCH1_DUTY_R
address_offset : 0xC4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH1 :
bits : 0 - 24 (25 bit)
LEDC_LSCH2_CONF0
address_offset : 0xC8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH2 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH2 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH2 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH2 :
bits : 4 - 4 (1 bit)
LEDC_LSCH2_HPOINT
address_offset : 0xCC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH2 :
bits : 0 - 19 (20 bit)
LEDC_LSCH2_DUTY
address_offset : 0xD0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH2 :
bits : 0 - 24 (25 bit)
LEDC_LSCH2_CONF1
address_offset : 0xD4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH2 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH2 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH2 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH2 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH2 :
bits : 31 - 31 (1 bit)
LEDC_LSCH2_DUTY_R
address_offset : 0xD8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH2 :
bits : 0 - 24 (25 bit)
LEDC_LSCH3_CONF0
address_offset : 0xDC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH3 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH3 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH3 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH3 :
bits : 4 - 4 (1 bit)
LEDC_LSCH3_HPOINT
address_offset : 0xE0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH3 :
bits : 0 - 19 (20 bit)
LEDC_LSCH3_DUTY
address_offset : 0xE4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH3 :
bits : 0 - 24 (25 bit)
LEDC_LSCH3_CONF1
address_offset : 0xE8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH3 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH3 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH3 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH3 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH3 :
bits : 31 - 31 (1 bit)
LEDC_LSCH3_DUTY_R
address_offset : 0xEC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH3 :
bits : 0 - 24 (25 bit)
LEDC_LSCH4_CONF0
address_offset : 0xF0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIMER_SEL_LSCH4 :
bits : 0 - 1 (2 bit)
SIG_OUT_EN_LSCH4 :
bits : 2 - 2 (1 bit)
IDLE_LV_LSCH4 :
bits : 3 - 3 (1 bit)
PARA_UP_LSCH4 :
bits : 4 - 4 (1 bit)
LEDC_LSCH4_HPOINT
address_offset : 0xF4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HPOINT_LSCH4 :
bits : 0 - 19 (20 bit)
LEDC_LSCH4_DUTY
address_offset : 0xF8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_LSCH4 :
bits : 0 - 24 (25 bit)
LEDC_LSCH4_CONF1
address_offset : 0xFC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
DUTY_SCALE_LSCH4 :
bits : 0 - 9 (10 bit)
DUTY_CYCLE_LSCH4 :
bits : 10 - 19 (10 bit)
DUTY_NUM_LSCH4 :
bits : 20 - 29 (10 bit)
DUTY_INC_LSCH4 :
bits : 30 - 30 (1 bit)
DUTY_START_LSCH4 :
bits : 31 - 31 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.