\n
address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection : not protected
control register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TSCE : Touch sensing controller enable
bits : 0 - 0 (1 bit)
START : Start a new acquisition
bits : 1 - 1 (1 bit)
AM : Acquisition mode
bits : 2 - 2 (1 bit)
SYNCPOL : Synchronization pin polarity
bits : 3 - 3 (1 bit)
IODEF : I/O Default mode
bits : 4 - 4 (1 bit)
MCV : Max count value
bits : 5 - 7 (3 bit)
PGPSC : pulse generator prescaler
bits : 12 - 14 (3 bit)
SSPSC : Spread spectrum prescaler
bits : 15 - 15 (1 bit)
SSE : Spread spectrum enable
bits : 16 - 16 (1 bit)
SSD : Spread spectrum deviation
bits : 17 - 23 (7 bit)
CTPL : Charge transfer pulse low
bits : 24 - 27 (4 bit)
CTPH : Charge transfer pulse high
bits : 28 - 31 (4 bit)
I/O hysteresis control register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
G1_IO1 : G1_IO1
bits : 0 - 0 (1 bit)
G1_IO2 : G1_IO2
bits : 1 - 1 (1 bit)
G1_IO3 : G1_IO3
bits : 2 - 2 (1 bit)
G1_IO4 : G1_IO4
bits : 3 - 3 (1 bit)
G2_IO1 : G2_IO1
bits : 4 - 4 (1 bit)
G2_IO2 : G2_IO2
bits : 5 - 5 (1 bit)
G2_IO3 : G2_IO3
bits : 6 - 6 (1 bit)
G2_IO4 : G2_IO4
bits : 7 - 7 (1 bit)
G3_IO1 : G3_IO1
bits : 8 - 8 (1 bit)
G3_IO2 : G3_IO2
bits : 9 - 9 (1 bit)
G3_IO3 : G3_IO3
bits : 10 - 10 (1 bit)
G3_IO4 : G3_IO4
bits : 11 - 11 (1 bit)
G4_IO1 : G4_IO1
bits : 12 - 12 (1 bit)
G4_IO2 : G4_IO2
bits : 13 - 13 (1 bit)
G4_IO3 : G4_IO3
bits : 14 - 14 (1 bit)
G4_IO4 : G4_IO4
bits : 15 - 15 (1 bit)
G5_IO1 : G5_IO1
bits : 16 - 16 (1 bit)
G5_IO2 : G5_IO2
bits : 17 - 17 (1 bit)
G5_IO3 : G5_IO3
bits : 18 - 18 (1 bit)
G5_IO4 : G5_IO4
bits : 19 - 19 (1 bit)
G6_IO1 : G6_IO1
bits : 20 - 20 (1 bit)
G6_IO2 : G6_IO2
bits : 21 - 21 (1 bit)
G6_IO3 : G6_IO3
bits : 22 - 22 (1 bit)
G6_IO4 : G6_IO4
bits : 23 - 23 (1 bit)
G7_IO1 : G7_IO1
bits : 24 - 24 (1 bit)
G7_IO2 : G7_IO2
bits : 25 - 25 (1 bit)
G7_IO3 : G7_IO3
bits : 26 - 26 (1 bit)
G7_IO4 : G7_IO4
bits : 27 - 27 (1 bit)
G8_IO1 : G8_IO1
bits : 28 - 28 (1 bit)
G8_IO2 : G8_IO2
bits : 29 - 29 (1 bit)
G8_IO3 : G8_IO3
bits : 30 - 30 (1 bit)
G8_IO4 : G8_IO4
bits : 31 - 31 (1 bit)
I/O analog switch control register
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
G1_IO1 : G1_IO1
bits : 0 - 0 (1 bit)
G1_IO2 : G1_IO2
bits : 1 - 1 (1 bit)
G1_IO3 : G1_IO3
bits : 2 - 2 (1 bit)
G1_IO4 : G1_IO4
bits : 3 - 3 (1 bit)
G2_IO1 : G2_IO1
bits : 4 - 4 (1 bit)
G2_IO2 : G2_IO2
bits : 5 - 5 (1 bit)
G2_IO3 : G2_IO3
bits : 6 - 6 (1 bit)
G2_IO4 : G2_IO4
bits : 7 - 7 (1 bit)
G3_IO1 : G3_IO1
bits : 8 - 8 (1 bit)
G3_IO2 : G3_IO2
bits : 9 - 9 (1 bit)
G3_IO3 : G3_IO3
bits : 10 - 10 (1 bit)
G3_IO4 : G3_IO4
bits : 11 - 11 (1 bit)
G4_IO1 : G4_IO1
bits : 12 - 12 (1 bit)
G4_IO2 : G4_IO2
bits : 13 - 13 (1 bit)
G4_IO3 : G4_IO3
bits : 14 - 14 (1 bit)
G4_IO4 : G4_IO4
bits : 15 - 15 (1 bit)
G5_IO1 : G5_IO1
bits : 16 - 16 (1 bit)
G5_IO2 : G5_IO2
bits : 17 - 17 (1 bit)
G5_IO3 : G5_IO3
bits : 18 - 18 (1 bit)
G5_IO4 : G5_IO4
bits : 19 - 19 (1 bit)
G6_IO1 : G6_IO1
bits : 20 - 20 (1 bit)
G6_IO2 : G6_IO2
bits : 21 - 21 (1 bit)
G6_IO3 : G6_IO3
bits : 22 - 22 (1 bit)
G6_IO4 : G6_IO4
bits : 23 - 23 (1 bit)
G7_IO1 : G7_IO1
bits : 24 - 24 (1 bit)
G7_IO2 : G7_IO2
bits : 25 - 25 (1 bit)
G7_IO3 : G7_IO3
bits : 26 - 26 (1 bit)
G7_IO4 : G7_IO4
bits : 27 - 27 (1 bit)
G8_IO1 : G8_IO1
bits : 28 - 28 (1 bit)
G8_IO2 : G8_IO2
bits : 29 - 29 (1 bit)
G8_IO3 : G8_IO3
bits : 30 - 30 (1 bit)
G8_IO4 : G8_IO4
bits : 31 - 31 (1 bit)
I/O sampling control register
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
G1_IO1 : G1_IO1
bits : 0 - 0 (1 bit)
G1_IO2 : G1_IO2
bits : 1 - 1 (1 bit)
G1_IO3 : G1_IO3
bits : 2 - 2 (1 bit)
G1_IO4 : G1_IO4
bits : 3 - 3 (1 bit)
G2_IO1 : G2_IO1
bits : 4 - 4 (1 bit)
G2_IO2 : G2_IO2
bits : 5 - 5 (1 bit)
G2_IO3 : G2_IO3
bits : 6 - 6 (1 bit)
G2_IO4 : G2_IO4
bits : 7 - 7 (1 bit)
G3_IO1 : G3_IO1
bits : 8 - 8 (1 bit)
G3_IO2 : G3_IO2
bits : 9 - 9 (1 bit)
G3_IO3 : G3_IO3
bits : 10 - 10 (1 bit)
G3_IO4 : G3_IO4
bits : 11 - 11 (1 bit)
G4_IO1 : G4_IO1
bits : 12 - 12 (1 bit)
G4_IO2 : G4_IO2
bits : 13 - 13 (1 bit)
G4_IO3 : G4_IO3
bits : 14 - 14 (1 bit)
G4_IO4 : G4_IO4
bits : 15 - 15 (1 bit)
G5_IO1 : G5_IO1
bits : 16 - 16 (1 bit)
G5_IO2 : G5_IO2
bits : 17 - 17 (1 bit)
G5_IO3 : G5_IO3
bits : 18 - 18 (1 bit)
G5_IO4 : G5_IO4
bits : 19 - 19 (1 bit)
G6_IO1 : G6_IO1
bits : 20 - 20 (1 bit)
G6_IO2 : G6_IO2
bits : 21 - 21 (1 bit)
G6_IO3 : G6_IO3
bits : 22 - 22 (1 bit)
G6_IO4 : G6_IO4
bits : 23 - 23 (1 bit)
G7_IO1 : G7_IO1
bits : 24 - 24 (1 bit)
G7_IO2 : G7_IO2
bits : 25 - 25 (1 bit)
G7_IO3 : G7_IO3
bits : 26 - 26 (1 bit)
G7_IO4 : G7_IO4
bits : 27 - 27 (1 bit)
G8_IO1 : G8_IO1
bits : 28 - 28 (1 bit)
G8_IO2 : G8_IO2
bits : 29 - 29 (1 bit)
G8_IO3 : G8_IO3
bits : 30 - 30 (1 bit)
G8_IO4 : G8_IO4
bits : 31 - 31 (1 bit)
I/O channel control register
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
G1_IO1 : G1_IO1
bits : 0 - 0 (1 bit)
G1_IO2 : G1_IO2
bits : 1 - 1 (1 bit)
G1_IO3 : G1_IO3
bits : 2 - 2 (1 bit)
G1_IO4 : G1_IO4
bits : 3 - 3 (1 bit)
G2_IO1 : G2_IO1
bits : 4 - 4 (1 bit)
G2_IO2 : G2_IO2
bits : 5 - 5 (1 bit)
G2_IO3 : G2_IO3
bits : 6 - 6 (1 bit)
G2_IO4 : G2_IO4
bits : 7 - 7 (1 bit)
G3_IO1 : G3_IO1
bits : 8 - 8 (1 bit)
G3_IO2 : G3_IO2
bits : 9 - 9 (1 bit)
G3_IO3 : G3_IO3
bits : 10 - 10 (1 bit)
G3_IO4 : G3_IO4
bits : 11 - 11 (1 bit)
G4_IO1 : G4_IO1
bits : 12 - 12 (1 bit)
G4_IO2 : G4_IO2
bits : 13 - 13 (1 bit)
G4_IO3 : G4_IO3
bits : 14 - 14 (1 bit)
G4_IO4 : G4_IO4
bits : 15 - 15 (1 bit)
G5_IO1 : G5_IO1
bits : 16 - 16 (1 bit)
G5_IO2 : G5_IO2
bits : 17 - 17 (1 bit)
G5_IO3 : G5_IO3
bits : 18 - 18 (1 bit)
G5_IO4 : G5_IO4
bits : 19 - 19 (1 bit)
G6_IO1 : G6_IO1
bits : 20 - 20 (1 bit)
G6_IO2 : G6_IO2
bits : 21 - 21 (1 bit)
G6_IO3 : G6_IO3
bits : 22 - 22 (1 bit)
G6_IO4 : G6_IO4
bits : 23 - 23 (1 bit)
G7_IO1 : G7_IO1
bits : 24 - 24 (1 bit)
G7_IO2 : G7_IO2
bits : 25 - 25 (1 bit)
G7_IO3 : G7_IO3
bits : 26 - 26 (1 bit)
G7_IO4 : G7_IO4
bits : 27 - 27 (1 bit)
G8_IO1 : G8_IO1
bits : 28 - 28 (1 bit)
G8_IO2 : G8_IO2
bits : 29 - 29 (1 bit)
G8_IO3 : G8_IO3
bits : 30 - 30 (1 bit)
G8_IO4 : G8_IO4
bits : 31 - 31 (1 bit)
I/O group control status register
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
G1E : Analog I/O group x enable
bits : 0 - 0 (1 bit)
access : read-write
G2E : Analog I/O group x enable
bits : 1 - 1 (1 bit)
access : read-write
G3E : Analog I/O group x enable
bits : 2 - 2 (1 bit)
access : read-write
G4E : Analog I/O group x enable
bits : 3 - 3 (1 bit)
access : read-write
G5E : Analog I/O group x enable
bits : 4 - 4 (1 bit)
access : read-write
G6E : Analog I/O group x enable
bits : 5 - 5 (1 bit)
access : read-write
G7E : Analog I/O group x enable
bits : 6 - 6 (1 bit)
access : read-write
G8E : Analog I/O group x enable
bits : 7 - 7 (1 bit)
access : read-write
G1S : Analog I/O group x status
bits : 16 - 16 (1 bit)
access : read-only
G2S : Analog I/O group x status
bits : 17 - 17 (1 bit)
access : read-only
G3S : Analog I/O group x status
bits : 18 - 18 (1 bit)
access : read-only
G4S : Analog I/O group x status
bits : 19 - 19 (1 bit)
access : read-only
G5S : Analog I/O group x status
bits : 20 - 20 (1 bit)
access : read-only
G6S : Analog I/O group x status
bits : 21 - 21 (1 bit)
access : read-only
G7S : Analog I/O group x status
bits : 22 - 22 (1 bit)
access : read-only
G8S : Analog I/O group x status
bits : 23 - 23 (1 bit)
access : read-only
I/O group x counter register
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
I/O group x counter register
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
I/O group x counter register
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
interrupt enable register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EOAIE : End of acquisition interrupt enable
bits : 0 - 0 (1 bit)
MCEIE : Max count error interrupt enable
bits : 1 - 1 (1 bit)
I/O group x counter register
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
I/O group x counter register
address_offset : 0x44 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
I/O group x counter register
address_offset : 0x48 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
I/O group x counter register
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
I/O group x counter register
address_offset : 0x50 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0
CNT : Counter value
bits : 0 - 13 (14 bit)
interrupt clear register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EOAIC : End of acquisition interrupt clear
bits : 0 - 0 (1 bit)
MCEIC : Max count error interrupt clear
bits : 1 - 1 (1 bit)
interrupt status register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
EOAF : End of acquisition flag
bits : 0 - 0 (1 bit)
MCEF : Max count error flag
bits : 1 - 1 (1 bit)
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.