\n
address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection : not protected
Clock control register
address_offset : 0x0 Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSION : HSION
bits : 0 - 0 (1 bit)
access : read-write
HSIRDY : HSIRDY
bits : 1 - 1 (1 bit)
access : read-only
MSION : MSION
bits : 8 - 8 (1 bit)
access : read-write
MSIRDY : MSIRDY
bits : 9 - 9 (1 bit)
access : read-only
HSEON : HSEON
bits : 16 - 16 (1 bit)
access : read-write
HSERDY : HSERDY
bits : 17 - 17 (1 bit)
access : read-only
HSEBYP : HSEBYP
bits : 18 - 18 (1 bit)
access : read-write
PLLON : PLLON
bits : 24 - 24 (1 bit)
access : read-write
PLLRDY : PLLRDY
bits : 25 - 25 (1 bit)
access : read-only
CSSON : CSSON
bits : 28 - 28 (1 bit)
access : read-write
RTCPRE : RTCPRE
bits : 29 - 30 (2 bit)
access : read-write
AHB peripheral reset register
address_offset : 0x10 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
GPIOARST : GPIOARST
bits : 0 - 0 (1 bit)
access : read-write
GPIOBRST : GPIOBRST
bits : 1 - 1 (1 bit)
access : read-write
GPIOCRST : GPIOCRST
bits : 2 - 2 (1 bit)
access : read-write
GPIODRST : GPIODRST
bits : 3 - 3 (1 bit)
access : read-write
GPIOERST : GPIOERST
bits : 4 - 4 (1 bit)
access : read-write
GPIOFRST : GPIOFRST
bits : 5 - 5 (1 bit)
access : read-write
CRCRST : CRCRST
bits : 12 - 12 (1 bit)
access : read-write
FLITFRST : FLITFRST
bits : 15 - 15 (1 bit)
access : read-write
DMA1RST : DMA1RST
bits : 24 - 24 (1 bit)
access : read-write
APB2 peripheral reset register
address_offset : 0x14 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SYSCFGRST : SYSCFGRST
bits : 0 - 0 (1 bit)
TIM9RST : TIM9RST
bits : 2 - 2 (1 bit)
TIM10RST : TIM10RST
bits : 3 - 3 (1 bit)
TIM11RST : TIM11RST
bits : 4 - 4 (1 bit)
ADC1RST : ADC1RST
bits : 9 - 9 (1 bit)
SPI1RST : SPI1RST
bits : 12 - 12 (1 bit)
USART1RST : USART1RST
bits : 14 - 14 (1 bit)
APB1 peripheral reset register
address_offset : 0x18 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIM2RST : TIM2RST
bits : 0 - 0 (1 bit)
TIM3RST : TIM3RST
bits : 1 - 1 (1 bit)
TIM4RST : TIM4RST
bits : 2 - 2 (1 bit)
TIM6RST : TIM6RST
bits : 4 - 4 (1 bit)
TIM7RST : TIM7RST
bits : 5 - 5 (1 bit)
LCDRST : LCDRST
bits : 9 - 9 (1 bit)
WWDGRST : WWDGRST
bits : 11 - 11 (1 bit)
SPI2RST : SPI2RST
bits : 14 - 14 (1 bit)
USART2RST : USART2RST
bits : 17 - 17 (1 bit)
USART3RST : USART3RST
bits : 18 - 18 (1 bit)
I2C1RST : I2C1RST
bits : 21 - 21 (1 bit)
I2C2RST : I2C2RST
bits : 22 - 22 (1 bit)
USBRST : USBRST
bits : 23 - 23 (1 bit)
PWRRST : PWRRST
bits : 28 - 28 (1 bit)
DACRST : DACRST
bits : 29 - 29 (1 bit)
COMPRST : COMPRST
bits : 31 - 31 (1 bit)
AHB peripheral clock enable register
address_offset : 0x1C Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
GPIOAEN : GPIOAEN
bits : 0 - 0 (1 bit)
GPIOBEN : GPIOBEN
bits : 1 - 1 (1 bit)
GPIOCEN : GPIOCEN
bits : 2 - 2 (1 bit)
GPIODEN : GPIODEN
bits : 3 - 3 (1 bit)
GPIOEEN : GPIOEEN
bits : 4 - 4 (1 bit)
GPIOFEN : GPIOFEN
bits : 5 - 5 (1 bit)
CRCEN : CRCEN
bits : 12 - 12 (1 bit)
FLITFEN : FLITFEN
bits : 15 - 15 (1 bit)
DMA1EN : DMA1EN
bits : 24 - 24 (1 bit)
APB2 peripheral clock enable register
address_offset : 0x20 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SYSCFGEN : SYSCFGEN
bits : 0 - 0 (1 bit)
TIM9EN : TIM9EN
bits : 2 - 2 (1 bit)
TIM10EN : TIM10EN
bits : 3 - 3 (1 bit)
TIM11EN : TIM11EN
bits : 4 - 4 (1 bit)
ADC1EN : ADC1EN
bits : 9 - 9 (1 bit)
SPI1EN : SPI1EN
bits : 12 - 12 (1 bit)
USART1EN : USART1EN
bits : 14 - 14 (1 bit)
APB1 peripheral clock enable register
address_offset : 0x24 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIM2EN : TIM2EN
bits : 0 - 0 (1 bit)
TIM3EN : TIM3EN
bits : 1 - 1 (1 bit)
TIM4EN : TIM4EN
bits : 2 - 2 (1 bit)
TIM6EN : TIM6EN
bits : 4 - 4 (1 bit)
TIM7EN : TIM7EN
bits : 5 - 5 (1 bit)
LCDEN : LCDEN
bits : 9 - 9 (1 bit)
WWDGEN : WWDGEN
bits : 11 - 11 (1 bit)
SPI2EN : SPI2EN
bits : 14 - 14 (1 bit)
USART2EN : USART2EN
bits : 17 - 17 (1 bit)
USART3EN : USART3EN
bits : 18 - 18 (1 bit)
I2C1EN : I2C1EN
bits : 21 - 21 (1 bit)
I2C2EN : I2C2EN
bits : 22 - 22 (1 bit)
USBEN : USBEN
bits : 23 - 23 (1 bit)
PWREN : PWREN
bits : 28 - 28 (1 bit)
DACEN : DACEN
bits : 29 - 29 (1 bit)
COMPEN : COMPEN
bits : 31 - 31 (1 bit)
AHB peripheral clock enable in low power mode register
address_offset : 0x28 Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
GPIOALPEN : GPIOALPEN
bits : 0 - 0 (1 bit)
GPIOBLPEN : GPIOBLPEN
bits : 1 - 1 (1 bit)
GPIOCLPEN : GPIOCLPEN
bits : 2 - 2 (1 bit)
GPIODLPEN : GPIODLPEN
bits : 3 - 3 (1 bit)
GPIOELPEN : GPIOELPEN
bits : 4 - 4 (1 bit)
GPIOFLPEN : GPIOFLPEN
bits : 5 - 5 (1 bit)
CRCLPEN : CRCLPEN
bits : 12 - 12 (1 bit)
FLITFLPEN : FLITFLPEN
bits : 15 - 15 (1 bit)
SRAMLPEN : SRAMLPEN
bits : 16 - 16 (1 bit)
DMA1LPEN : DMA1LPEN
bits : 24 - 24 (1 bit)
APB2 peripheral clock enable in low power mode register
address_offset : 0x2C Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SYSCFGEN : SYSCFGEN
bits : 0 - 0 (1 bit)
TIM9EN : TIM9EN
bits : 2 - 2 (1 bit)
TIM10EN : TIM10EN
bits : 3 - 3 (1 bit)
TIM11EN : TIM11EN
bits : 4 - 4 (1 bit)
ADC1EN : ADC1EN
bits : 9 - 9 (1 bit)
SPI1EN : SPI1EN
bits : 12 - 12 (1 bit)
USART1EN : USART1EN
bits : 14 - 14 (1 bit)
APB1 peripheral clock enable in low power mode register
address_offset : 0x30 Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
TIM2LPEN : TIM2LPEN
bits : 0 - 0 (1 bit)
TIM3LPEN : TIM3LPEN
bits : 1 - 1 (1 bit)
TIM4LPEN : TIM4LPEN
bits : 2 - 2 (1 bit)
TIM6LPEN : TIM6LPEN
bits : 4 - 4 (1 bit)
TIM7LPEN : TIM7LPEN
bits : 5 - 5 (1 bit)
LCDLPEN : LCDLPEN
bits : 9 - 9 (1 bit)
WWDLPEN : WWDLPEN
bits : 11 - 11 (1 bit)
SPI2LPEN : SPI2LPEN
bits : 14 - 14 (1 bit)
USART2LPEN : USART2LPEN
bits : 17 - 17 (1 bit)
USART3LPEN : USART3LPEN
bits : 18 - 18 (1 bit)
I2C1LPEN : I2C1LPEN
bits : 21 - 21 (1 bit)
I2C2LPEN : I2C2LPEN
bits : 22 - 22 (1 bit)
USBLPEN : USBLPEN
bits : 23 - 23 (1 bit)
PWRLPEN : PWRLPEN
bits : 28 - 28 (1 bit)
DACLPEN : DACLPEN
bits : 29 - 29 (1 bit)
COMPLPEN : COMPLPEN
bits : 31 - 31 (1 bit)
Control/status register
address_offset : 0x34 Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSION : LSION
bits : 0 - 0 (1 bit)
LSIRDY : LSIRDY
bits : 1 - 1 (1 bit)
LSEON : LSEON
bits : 8 - 8 (1 bit)
LSERDY : LSERDY
bits : 9 - 9 (1 bit)
LSEBYP : LSEBYP
bits : 10 - 10 (1 bit)
RTCSEL : RTCSEL
bits : 16 - 17 (2 bit)
RTCEN : RTCEN
bits : 22 - 22 (1 bit)
RTCRST : RTCRST
bits : 23 - 23 (1 bit)
RMVF : RMVF
bits : 24 - 24 (1 bit)
OBLRSTF : OBLRSTF
bits : 25 - 25 (1 bit)
PINRSTF : PINRSTF
bits : 26 - 26 (1 bit)
PORRSTF : PORRSTF
bits : 27 - 27 (1 bit)
SFTRSTF : SFTRSTF
bits : 28 - 28 (1 bit)
IWDGRSTF : IWDGRSTF
bits : 29 - 29 (1 bit)
WWDGRSTF : WWDGRSTF
bits : 30 - 30 (1 bit)
LPWRRSTF : LPWRRSTF
bits : 31 - 31 (1 bit)
Internal clock sources calibration register
address_offset : 0x4 Bytes (0x0)
size : -1 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0
HSICAL : HSICAL
bits : 0 - 7 (8 bit)
access : read-only
HSITRIM : HSITRIM
bits : 8 - 12 (5 bit)
access : read-write
MSIRANGE : MSIRANGE
bits : 13 - 15 (3 bit)
access : read-write
MSICAL : MSICAL
bits : 16 - 23 (8 bit)
access : read-only
MSITRIM : MSITRIM
bits : 24 - 31 (8 bit)
access : read-write
Clock configuration register
address_offset : 0x8 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
SW : SW
bits : 0 - 1 (2 bit)
access : read-write
SWS : SWS
bits : 2 - 3 (2 bit)
access : read-only
HPRE : HPRE
bits : 4 - 7 (4 bit)
access : read-write
PPRE1 : PPRE1
bits : 8 - 10 (3 bit)
access : read-write
PPRE2 : PPRE2
bits : 11 - 13 (3 bit)
access : read-write
PLLSRC : PLLSRC
bits : 16 - 16 (1 bit)
access : read-write
PLLMUL : PLLMUL
bits : 18 - 21 (4 bit)
access : read-write
PLLDIV : PLLDIV
bits : 22 - 23 (2 bit)
access : read-write
MCOSEL : MCOSEL
bits : 24 - 26 (3 bit)
access : read-write
MCOPRE : MCOPRE
bits : 28 - 30 (3 bit)
access : read-write
Clock interrupt register
address_offset : 0xC Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0
LSIRDYF : LSIRDYF
bits : 0 - 0 (1 bit)
access : read-only
LSERDYF : LSERDYF
bits : 1 - 1 (1 bit)
access : read-only
HSIRDYF : HSIRDYF
bits : 2 - 2 (1 bit)
access : read-only
HSERDYF : HSERDYF
bits : 3 - 3 (1 bit)
access : read-only
PLLRDYF : PLLRDYF
bits : 4 - 4 (1 bit)
access : read-only
MSIRDYF : MSIRDYF
bits : 5 - 5 (1 bit)
access : read-only
CSSF : CSSF
bits : 7 - 7 (1 bit)
access : read-only
LSIRDYIE : LSIRDYIE
bits : 8 - 8 (1 bit)
access : read-write
LSERDYIE : LSERDYIE
bits : 9 - 9 (1 bit)
access : read-write
HSIRDYIE : HSIRDYIE
bits : 10 - 10 (1 bit)
access : read-write
HSERDYIE : HSERDYIE
bits : 11 - 11 (1 bit)
access : read-write
PLLRDYIE : PLLRDYIE
bits : 12 - 12 (1 bit)
access : read-write
MSIRDYIE : MSIRDYIE
bits : 13 - 13 (1 bit)
access : read-write
LSIRDYC : LSIRDYC
bits : 16 - 16 (1 bit)
access : write-only
LSERDYC : LSERDYC
bits : 17 - 17 (1 bit)
access : write-only
HSIRDYC : HSIRDYC
bits : 18 - 18 (1 bit)
access : write-only
HSERDYC : HSERDYC
bits : 19 - 19 (1 bit)
access : write-only
PLLRDYC : PLLRDYC
bits : 20 - 20 (1 bit)
access : write-only
MSIRDYC : MSIRDYC
bits : 21 - 21 (1 bit)
access : write-only
CSSC : CSSC
bits : 23 - 23 (1 bit)
access : write-only
Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !
This website is sponsored by Embeetle, an IDE designed from scratch for embedded software developers.