\n

LCD

Peripheral Memory Blocks

address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection : not protected

Registers

CR

RAM_COM00

RAM_COM01

RAM_COM10

RAM_COM11

RAM_COM20

RAM_COM21

RAM_COM30

RAM_COM31

RAM_COM40

RAM_COM41

RAM_COM50

FCR

RAM_COM51

RAM_COM60

RAM_COM61

RAM_COM70

RAM_COM71

SR

CLR


CR

LCD control register
address_offset : 0x0 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CR CR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 LCDEN VSEL DUTY BIAS MUX_SEG

LCDEN : LCDEN
bits : 0 - 0 (1 bit)

VSEL : VSEL
bits : 1 - 1 (1 bit)

DUTY : DUTY
bits : 2 - 4 (3 bit)

BIAS : BIAS
bits : 5 - 6 (2 bit)

MUX_SEG : MUX_SEG
bits : 7 - 7 (1 bit)


RAM_COM00

LCD display memory
address_offset : 0x14 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM00 RAM_COM00 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM01

LCD display memory
address_offset : 0x18 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM01 RAM_COM01 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM10

LCD display memory
address_offset : 0x1C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM10 RAM_COM10 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM11

LCD display memory
address_offset : 0x20 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM11 RAM_COM11 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM20

LCD display memory
address_offset : 0x24 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM20 RAM_COM20 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM21

LCD display memory
address_offset : 0x28 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM21 RAM_COM21 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM30

LCD display memory
address_offset : 0x2C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM30 RAM_COM30 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM31

LCD display memory
address_offset : 0x30 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM31 RAM_COM31 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM40

LCD display memory
address_offset : 0x34 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM40 RAM_COM40 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM41

LCD display memory
address_offset : 0x38 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM41 RAM_COM41 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM50

LCD display memory
address_offset : 0x3C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM50 RAM_COM50 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


FCR

LCD frame control register
address_offset : 0x4 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

FCR FCR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 HD SOFIE UDDIE PON DEAD CC BLINKF BLINK DIV PS

HD : HD
bits : 0 - 0 (1 bit)

SOFIE : SOFIE
bits : 1 - 1 (1 bit)

UDDIE : UDDIE
bits : 3 - 3 (1 bit)

PON : PON
bits : 4 - 6 (3 bit)

DEAD : DEAD
bits : 7 - 9 (3 bit)

CC : CC
bits : 10 - 12 (3 bit)

BLINKF : BLINKF
bits : 13 - 15 (3 bit)

BLINK : BLINK
bits : 16 - 17 (2 bit)

DIV : DIV
bits : 18 - 21 (4 bit)

PS : PS
bits : 22 - 25 (4 bit)


RAM_COM51

LCD display memory
address_offset : 0x40 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM51 RAM_COM51 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM60

LCD display memory
address_offset : 0x44 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM60 RAM_COM60 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM61

LCD display memory
address_offset : 0x48 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM61 RAM_COM61 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


RAM_COM70

LCD display memory
address_offset : 0x4C Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM70 RAM_COM70 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S00 S01 S02 S03 S04 S05 S06 S07 S08 S09 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21 S22 S23 S24 S25 S26 S27 S28 S29 S30 S31

S00 : S00
bits : 0 - 0 (1 bit)

S01 : S01
bits : 1 - 1 (1 bit)

S02 : S02
bits : 2 - 2 (1 bit)

S03 : S03
bits : 3 - 3 (1 bit)

S04 : S04
bits : 4 - 4 (1 bit)

S05 : S05
bits : 5 - 5 (1 bit)

S06 : S06
bits : 6 - 6 (1 bit)

S07 : S07
bits : 7 - 7 (1 bit)

S08 : S08
bits : 8 - 8 (1 bit)

S09 : S09
bits : 9 - 9 (1 bit)

S10 : S10
bits : 10 - 10 (1 bit)

S11 : S11
bits : 11 - 11 (1 bit)

S12 : S12
bits : 12 - 12 (1 bit)

S13 : S13
bits : 13 - 13 (1 bit)

S14 : S14
bits : 14 - 14 (1 bit)

S15 : S15
bits : 15 - 15 (1 bit)

S16 : S16
bits : 16 - 16 (1 bit)

S17 : S17
bits : 17 - 17 (1 bit)

S18 : S18
bits : 18 - 18 (1 bit)

S19 : S19
bits : 19 - 19 (1 bit)

S20 : S20
bits : 20 - 20 (1 bit)

S21 : S21
bits : 21 - 21 (1 bit)

S22 : S22
bits : 22 - 22 (1 bit)

S23 : S23
bits : 23 - 23 (1 bit)

S24 : S24
bits : 24 - 24 (1 bit)

S25 : S25
bits : 25 - 25 (1 bit)

S26 : S26
bits : 26 - 26 (1 bit)

S27 : S27
bits : 27 - 27 (1 bit)

S28 : S28
bits : 28 - 28 (1 bit)

S29 : S29
bits : 29 - 29 (1 bit)

S30 : S30
bits : 30 - 30 (1 bit)

S31 : S31
bits : 31 - 31 (1 bit)


RAM_COM71

LCD display memory
address_offset : 0x50 Bytes (0x0)
access : read-write
reset_value : 0x0
reset_Mask : 0x0

RAM_COM71 RAM_COM71 read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 S32 S33 S34 S35 S36 S37 S38 S39 S40 S41 S42 S43

S32 : S32
bits : 0 - 0 (1 bit)

S33 : S33
bits : 1 - 1 (1 bit)

S34 : S34
bits : 2 - 2 (1 bit)

S35 : S35
bits : 3 - 3 (1 bit)

S36 : S36
bits : 4 - 4 (1 bit)

S37 : S37
bits : 5 - 5 (1 bit)

S38 : S38
bits : 6 - 6 (1 bit)

S39 : S39
bits : 7 - 7 (1 bit)

S40 : S40
bits : 8 - 8 (1 bit)

S41 : S41
bits : 9 - 9 (1 bit)

S42 : S42
bits : 10 - 10 (1 bit)

S43 : S43
bits : 11 - 11 (1 bit)


SR

LCD status register
address_offset : 0x8 Bytes (0x0)
size : -1 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

SR SR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ENS SOF UDR UDD RDY FCRSF

ENS : ENS
bits : 0 - 0 (1 bit)

SOF : SOF
bits : 1 - 1 (1 bit)

UDR : UDR
bits : 2 - 2 (1 bit)

UDD : UDD
bits : 3 - 3 (1 bit)

RDY : RDY
bits : 4 - 4 (1 bit)

FCRSF : FCRSF
bits : 5 - 5 (1 bit)


CLR

LCD clear register
address_offset : 0xC Bytes (0x0)
access : write-only
reset_value : 0x0
reset_Mask : 0x0

CLR CLR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ENS SOF UDR UDD RDY FCRSF

ENS : ENS
bits : 0 - 0 (1 bit)

SOF : SOF
bits : 1 - 1 (1 bit)

UDR : UDR
bits : 2 - 2 (1 bit)

UDD : UDD
bits : 3 - 3 (1 bit)

RDY : RDY
bits : 4 - 4 (1 bit)

FCRSF : FCRSF
bits : 5 - 5 (1 bit)



Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !

This website is sponsored by EmbeetleEmbeetle, an IDE designed from scratch for embedded software developers.