GPIO

Peripheral Memory Blocks

address_offset : 0x0 Bytes (0x0)
size : 0x100 byte (0x0)
mem_usage : registers
protection : not protected

Registers

ODR

IDR

BSR

BCR


ODR

PORT n Output Data Register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15

P0 : P0 Output level
bits : 0 - 0

P1 : P1 Output level
bits : 1 - 1

P2 : P2 Output level
bits : 2 - 2

P3 : P3 Output level
bits : 3 - 3

P4 : P4 Output level
bits : 4 - 4

P5 : P5 Output level
bits : 5 - 5

P6 : P6 Output level
bits : 6 - 6

P7 : P7 Output level
bits : 7 - 7

P8 : P8 Output level
bits : 8 - 8

P9 : P9 Output level
bits : 9 - 9

P10 : P10 Output level
bits : 10 - 10

P11 : P11 Output level
bits : 11 - 11

P12 : P12 Output level
bits : 12 - 12

P13 : P13 Output level
bits : 13 - 13

P14 : P14 Output level
bits : 14 - 14

P15 : P15 Output level
bits : 15 - 15


IDR

PORT n Input Data Register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15

P0 : P0 Input level
bits : 0 - 0

P1 : P1 Input level
bits : 1 - 1

P2 : P2 Input level
bits : 2 - 2

P3 : P3 Input level
bits : 3 - 3

P4 : P4 Input level
bits : 4 - 4

P5 : P5 Input level
bits : 5 - 5

P6 : P6 Input level
bits : 6 - 6

P7 : P7 Input level
bits : 7 - 7

P8 : P8 Input level
bits : 8 - 8

P9 : P9 Input level
bits : 9 - 9

P10 : P10 Input level
bits : 10 - 10

P11 : P11 Input level
bits : 11 - 11

P12 : P12 Input level
bits : 12 - 12

P13 : P13 Input level
bits : 13 - 13

P14 : P14 Input level
bits : 14 - 14

P15 : P15 Input level
bits : 15 - 15


BSR

PORT n Bit Set Register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15

P0 : P0 bit set
bits : 0 - 0

P1 : P1 bit set
bits : 1 - 1

P2 : P2 bit set
bits : 2 - 2

P3 : P3 bit set
bits : 3 - 3

P4 : P4 bit set
bits : 4 - 4

P5 : P5 bit set
bits : 5 - 5

P6 : P6 bit set
bits : 6 - 6

P7 : P7 bit set
bits : 7 - 7

P8 : P8 bit set
bits : 8 - 8

P9 : P9 bit set
bits : 9 - 9

P10 : P10 bit set
bits : 10 - 10

P11 : P11 bit set
bits : 11 - 11

P12 : P12 bit set
bits : 12 - 12

P13 : P13 bit set
bits : 13 - 13

P14 : P14 bit set
bits : 14 - 14

P15 : P15 bit set
bits : 15 - 15


BCR

PORT n Bit Clear Register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 P0 P1 P2 P3 P4 P5 P6 P7 P8 P9 P10 P11 P12 P13 P14 P15

P0 : P0 bit clear
bits : 0 - 0

P1 : P1 bit clear
bits : 1 - 1

P2 : P2 bit clear
bits : 2 - 2

P3 : P3 bit clear
bits : 3 - 3

P4 : P4 bit clear
bits : 4 - 4

P5 : P5 bit clear
bits : 5 - 5

P6 : P6 bit clear
bits : 6 - 6

P7 : P7 bit clear
bits : 7 - 7

P8 : P8 bit clear
bits : 8 - 8

P9 : P9 bit clear
bits : 9 - 9

P10 : P10 bit clear
bits : 10 - 10

P11 : P11 bit clear
bits : 11 - 11

P12 : P12 bit clear
bits : 12 - 12

P13 : P13 bit clear
bits : 13 - 13

P14 : P14 bit clear
bits : 14 - 14

P15 : P15 bit clear
bits : 15 - 15



Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !

This website is sponsored by EmbeetleEmbeetle, an IDE designed from scratch for embedded software developers.