\n

CRYP

Peripheral Memory Blocks

address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection :

Registers

CR

DMACR

IMSCR

RISR

MISR

K0LR

K0RR

K1LR

K1RR

K2LR

K2RR

K3LR

K3RR

SR

IV0LR

IV0RR

IV1LR

IV1RR

CSGCMCCM0R

CSGCMCCM1R

CSGCMCCM2R

CSGCMCCM3R

CSGCMCCM4R

CSGCMCCM5R

CSGCMCCM6R

CSGCMCCM7R

CSGCM0R

CSGCM1R

CSGCM2R

CSGCM3R

DIN

CSGCM4R

CSGCM5R

CSGCM6R

CSGCM7R

DOUT


CR

control register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CR CR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ALGODIR ALGOMODE0 DATATYPE KEYSIZE FFLUSH CRYPEN GCM_CCMPH ALGOMODE3

ALGODIR : Algorithm direction
bits : 2 - 2 (1 bit)
access : read-write

ALGOMODE0 : Algorithm mode
bits : 3 - 5 (3 bit)
access : read-write

DATATYPE : Data type selection
bits : 6 - 7 (2 bit)
access : read-write

KEYSIZE : Key size selection (AES mode only)
bits : 8 - 9 (2 bit)
access : read-write

FFLUSH : FIFO flush
bits : 14 - 14 (1 bit)
access : write-only

CRYPEN : Cryptographic processor enable
bits : 15 - 15 (1 bit)
access : read-write

GCM_CCMPH : GCM_CCMPH
bits : 16 - 17 (2 bit)
access : read-write

ALGOMODE3 : ALGOMODE
bits : 19 - 19 (1 bit)
access : read-write


DMACR

DMA control register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

DMACR DMACR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DIEN DOEN

DIEN : DMA input enable
bits : 0 - 0 (1 bit)

DOEN : DMA output enable
bits : 1 - 1 (1 bit)


IMSCR

interrupt mask set/clear register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IMSCR IMSCR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 INIM OUTIM

INIM : Input FIFO service interrupt mask
bits : 0 - 0 (1 bit)

OUTIM : Output FIFO service interrupt mask
bits : 1 - 1 (1 bit)


RISR

raw interrupt status register
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

RISR RISR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 INRIS OUTRIS

INRIS : Input FIFO service raw interrupt status
bits : 0 - 0 (1 bit)

OUTRIS : Output FIFO service raw interrupt status
bits : 1 - 1 (1 bit)


MISR

masked interrupt status register
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

MISR MISR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 INMIS OUTMIS

INMIS : Input FIFO service masked interrupt status
bits : 0 - 0 (1 bit)

OUTMIS : Output FIFO service masked interrupt status
bits : 1 - 1 (1 bit)


K0LR

key registers
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K0LR K0LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b224 b225 b226 b227 b228 b229 b230 b231 b232 b233 b234 b235 b236 b237 b238 b239 b240 b241 b242 b243 b244 b245 b246 b247 b248 b249 b250 b251 b252 b253 b254 b255

b224 : b224
bits : 0 - 0 (1 bit)

b225 : b225
bits : 1 - 1 (1 bit)

b226 : b226
bits : 2 - 2 (1 bit)

b227 : b227
bits : 3 - 3 (1 bit)

b228 : b228
bits : 4 - 4 (1 bit)

b229 : b229
bits : 5 - 5 (1 bit)

b230 : b230
bits : 6 - 6 (1 bit)

b231 : b231
bits : 7 - 7 (1 bit)

b232 : b232
bits : 8 - 8 (1 bit)

b233 : b233
bits : 9 - 9 (1 bit)

b234 : b234
bits : 10 - 10 (1 bit)

b235 : b235
bits : 11 - 11 (1 bit)

b236 : b236
bits : 12 - 12 (1 bit)

b237 : b237
bits : 13 - 13 (1 bit)

b238 : b238
bits : 14 - 14 (1 bit)

b239 : b239
bits : 15 - 15 (1 bit)

b240 : b240
bits : 16 - 16 (1 bit)

b241 : b241
bits : 17 - 17 (1 bit)

b242 : b242
bits : 18 - 18 (1 bit)

b243 : b243
bits : 19 - 19 (1 bit)

b244 : b244
bits : 20 - 20 (1 bit)

b245 : b245
bits : 21 - 21 (1 bit)

b246 : b246
bits : 22 - 22 (1 bit)

b247 : b247
bits : 23 - 23 (1 bit)

b248 : b248
bits : 24 - 24 (1 bit)

b249 : b249
bits : 25 - 25 (1 bit)

b250 : b250
bits : 26 - 26 (1 bit)

b251 : b251
bits : 27 - 27 (1 bit)

b252 : b252
bits : 28 - 28 (1 bit)

b253 : b253
bits : 29 - 29 (1 bit)

b254 : b254
bits : 30 - 30 (1 bit)

b255 : b255
bits : 31 - 31 (1 bit)


K0RR

key registers
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K0RR K0RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b192 b193 b194 b195 b196 b197 b198 b199 b200 b201 b202 b203 b204 b205 b206 b207 b208 b209 b210 b211 b212 b213 b214 b215 b216 b217 b218 b219 b220 b221 b222 b223

b192 : b192
bits : 0 - 0 (1 bit)

b193 : b193
bits : 1 - 1 (1 bit)

b194 : b194
bits : 2 - 2 (1 bit)

b195 : b195
bits : 3 - 3 (1 bit)

b196 : b196
bits : 4 - 4 (1 bit)

b197 : b197
bits : 5 - 5 (1 bit)

b198 : b198
bits : 6 - 6 (1 bit)

b199 : b199
bits : 7 - 7 (1 bit)

b200 : b200
bits : 8 - 8 (1 bit)

b201 : b201
bits : 9 - 9 (1 bit)

b202 : b202
bits : 10 - 10 (1 bit)

b203 : b203
bits : 11 - 11 (1 bit)

b204 : b204
bits : 12 - 12 (1 bit)

b205 : b205
bits : 13 - 13 (1 bit)

b206 : b206
bits : 14 - 14 (1 bit)

b207 : b207
bits : 15 - 15 (1 bit)

b208 : b208
bits : 16 - 16 (1 bit)

b209 : b209
bits : 17 - 17 (1 bit)

b210 : b210
bits : 18 - 18 (1 bit)

b211 : b211
bits : 19 - 19 (1 bit)

b212 : b212
bits : 20 - 20 (1 bit)

b213 : b213
bits : 21 - 21 (1 bit)

b214 : b214
bits : 22 - 22 (1 bit)

b215 : b215
bits : 23 - 23 (1 bit)

b216 : b216
bits : 24 - 24 (1 bit)

b217 : b217
bits : 25 - 25 (1 bit)

b218 : b218
bits : 26 - 26 (1 bit)

b219 : b219
bits : 27 - 27 (1 bit)

b220 : b220
bits : 28 - 28 (1 bit)

b221 : b221
bits : 29 - 29 (1 bit)

b222 : b222
bits : 30 - 30 (1 bit)

b223 : b223
bits : 31 - 31 (1 bit)


K1LR

key registers
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K1LR K1LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b160 b161 b162 b163 b164 b165 b166 b167 b168 b169 b170 b171 b172 b173 b174 b175 b176 b177 b178 b179 b180 b181 b182 b183 b184 b185 b186 b187 b188 b189 b190 b191

b160 : b160
bits : 0 - 0 (1 bit)

b161 : b161
bits : 1 - 1 (1 bit)

b162 : b162
bits : 2 - 2 (1 bit)

b163 : b163
bits : 3 - 3 (1 bit)

b164 : b164
bits : 4 - 4 (1 bit)

b165 : b165
bits : 5 - 5 (1 bit)

b166 : b166
bits : 6 - 6 (1 bit)

b167 : b167
bits : 7 - 7 (1 bit)

b168 : b168
bits : 8 - 8 (1 bit)

b169 : b169
bits : 9 - 9 (1 bit)

b170 : b170
bits : 10 - 10 (1 bit)

b171 : b171
bits : 11 - 11 (1 bit)

b172 : b172
bits : 12 - 12 (1 bit)

b173 : b173
bits : 13 - 13 (1 bit)

b174 : b174
bits : 14 - 14 (1 bit)

b175 : b175
bits : 15 - 15 (1 bit)

b176 : b176
bits : 16 - 16 (1 bit)

b177 : b177
bits : 17 - 17 (1 bit)

b178 : b178
bits : 18 - 18 (1 bit)

b179 : b179
bits : 19 - 19 (1 bit)

b180 : b180
bits : 20 - 20 (1 bit)

b181 : b181
bits : 21 - 21 (1 bit)

b182 : b182
bits : 22 - 22 (1 bit)

b183 : b183
bits : 23 - 23 (1 bit)

b184 : b184
bits : 24 - 24 (1 bit)

b185 : b185
bits : 25 - 25 (1 bit)

b186 : b186
bits : 26 - 26 (1 bit)

b187 : b187
bits : 27 - 27 (1 bit)

b188 : b188
bits : 28 - 28 (1 bit)

b189 : b189
bits : 29 - 29 (1 bit)

b190 : b190
bits : 30 - 30 (1 bit)

b191 : b191
bits : 31 - 31 (1 bit)


K1RR

key registers
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K1RR K1RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b128 b129 b130 b131 b132 b133 b134 b135 b136 b137 b138 b139 b140 b141 b142 b143 b144 b145 b146 b147 b148 b149 b150 b151 b152 b153 b154 b155 b156 b157 b158 b159

b128 : b128
bits : 0 - 0 (1 bit)

b129 : b129
bits : 1 - 1 (1 bit)

b130 : b130
bits : 2 - 2 (1 bit)

b131 : b131
bits : 3 - 3 (1 bit)

b132 : b132
bits : 4 - 4 (1 bit)

b133 : b133
bits : 5 - 5 (1 bit)

b134 : b134
bits : 6 - 6 (1 bit)

b135 : b135
bits : 7 - 7 (1 bit)

b136 : b136
bits : 8 - 8 (1 bit)

b137 : b137
bits : 9 - 9 (1 bit)

b138 : b138
bits : 10 - 10 (1 bit)

b139 : b139
bits : 11 - 11 (1 bit)

b140 : b140
bits : 12 - 12 (1 bit)

b141 : b141
bits : 13 - 13 (1 bit)

b142 : b142
bits : 14 - 14 (1 bit)

b143 : b143
bits : 15 - 15 (1 bit)

b144 : b144
bits : 16 - 16 (1 bit)

b145 : b145
bits : 17 - 17 (1 bit)

b146 : b146
bits : 18 - 18 (1 bit)

b147 : b147
bits : 19 - 19 (1 bit)

b148 : b148
bits : 20 - 20 (1 bit)

b149 : b149
bits : 21 - 21 (1 bit)

b150 : b150
bits : 22 - 22 (1 bit)

b151 : b151
bits : 23 - 23 (1 bit)

b152 : b152
bits : 24 - 24 (1 bit)

b153 : b153
bits : 25 - 25 (1 bit)

b154 : b154
bits : 26 - 26 (1 bit)

b155 : b155
bits : 27 - 27 (1 bit)

b156 : b156
bits : 28 - 28 (1 bit)

b157 : b157
bits : 29 - 29 (1 bit)

b158 : b158
bits : 30 - 30 (1 bit)

b159 : b159
bits : 31 - 31 (1 bit)


K2LR

key registers
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K2LR K2LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b96 b97 b98 b99 b100 b101 b102 b103 b104 b105 b106 b107 b108 b109 b110 b111 b112 b113 b114 b115 b116 b117 b118 b119 b120 b121 b122 b123 b124 b125 b126 b127

b96 : b96
bits : 0 - 0 (1 bit)

b97 : b97
bits : 1 - 1 (1 bit)

b98 : b98
bits : 2 - 2 (1 bit)

b99 : b99
bits : 3 - 3 (1 bit)

b100 : b100
bits : 4 - 4 (1 bit)

b101 : b101
bits : 5 - 5 (1 bit)

b102 : b102
bits : 6 - 6 (1 bit)

b103 : b103
bits : 7 - 7 (1 bit)

b104 : b104
bits : 8 - 8 (1 bit)

b105 : b105
bits : 9 - 9 (1 bit)

b106 : b106
bits : 10 - 10 (1 bit)

b107 : b107
bits : 11 - 11 (1 bit)

b108 : b108
bits : 12 - 12 (1 bit)

b109 : b109
bits : 13 - 13 (1 bit)

b110 : b110
bits : 14 - 14 (1 bit)

b111 : b111
bits : 15 - 15 (1 bit)

b112 : b112
bits : 16 - 16 (1 bit)

b113 : b113
bits : 17 - 17 (1 bit)

b114 : b114
bits : 18 - 18 (1 bit)

b115 : b115
bits : 19 - 19 (1 bit)

b116 : b116
bits : 20 - 20 (1 bit)

b117 : b117
bits : 21 - 21 (1 bit)

b118 : b118
bits : 22 - 22 (1 bit)

b119 : b119
bits : 23 - 23 (1 bit)

b120 : b120
bits : 24 - 24 (1 bit)

b121 : b121
bits : 25 - 25 (1 bit)

b122 : b122
bits : 26 - 26 (1 bit)

b123 : b123
bits : 27 - 27 (1 bit)

b124 : b124
bits : 28 - 28 (1 bit)

b125 : b125
bits : 29 - 29 (1 bit)

b126 : b126
bits : 30 - 30 (1 bit)

b127 : b127
bits : 31 - 31 (1 bit)


K2RR

key registers
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K2RR K2RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b64 b65 b66 b67 b68 b69 b70 b71 b72 b73 b74 b75 b76 b77 b78 b79 b80 b81 b82 b83 b84 b85 b86 b87 b88 b89 b90 b91 b92 b93 b94 b95

b64 : b64
bits : 0 - 0 (1 bit)

b65 : b65
bits : 1 - 1 (1 bit)

b66 : b66
bits : 2 - 2 (1 bit)

b67 : b67
bits : 3 - 3 (1 bit)

b68 : b68
bits : 4 - 4 (1 bit)

b69 : b69
bits : 5 - 5 (1 bit)

b70 : b70
bits : 6 - 6 (1 bit)

b71 : b71
bits : 7 - 7 (1 bit)

b72 : b72
bits : 8 - 8 (1 bit)

b73 : b73
bits : 9 - 9 (1 bit)

b74 : b74
bits : 10 - 10 (1 bit)

b75 : b75
bits : 11 - 11 (1 bit)

b76 : b76
bits : 12 - 12 (1 bit)

b77 : b77
bits : 13 - 13 (1 bit)

b78 : b78
bits : 14 - 14 (1 bit)

b79 : b79
bits : 15 - 15 (1 bit)

b80 : b80
bits : 16 - 16 (1 bit)

b81 : b81
bits : 17 - 17 (1 bit)

b82 : b82
bits : 18 - 18 (1 bit)

b83 : b83
bits : 19 - 19 (1 bit)

b84 : b84
bits : 20 - 20 (1 bit)

b85 : b85
bits : 21 - 21 (1 bit)

b86 : b86
bits : 22 - 22 (1 bit)

b87 : b87
bits : 23 - 23 (1 bit)

b88 : b88
bits : 24 - 24 (1 bit)

b89 : b89
bits : 25 - 25 (1 bit)

b90 : b90
bits : 26 - 26 (1 bit)

b91 : b91
bits : 27 - 27 (1 bit)

b92 : b92
bits : 28 - 28 (1 bit)

b93 : b93
bits : 29 - 29 (1 bit)

b94 : b94
bits : 30 - 30 (1 bit)

b95 : b95
bits : 31 - 31 (1 bit)


K3LR

key registers
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K3LR K3LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b32 b33 b34 b35 b36 b37 b38 b39 b40 b41 b42 b43 b44 b45 b46 b47 b48 b49 b50 b51 b52 b53 b54 b55 b56 b57 b58 b59 b60 b61 b62 b63

b32 : b32
bits : 0 - 0 (1 bit)

b33 : b33
bits : 1 - 1 (1 bit)

b34 : b34
bits : 2 - 2 (1 bit)

b35 : b35
bits : 3 - 3 (1 bit)

b36 : b36
bits : 4 - 4 (1 bit)

b37 : b37
bits : 5 - 5 (1 bit)

b38 : b38
bits : 6 - 6 (1 bit)

b39 : b39
bits : 7 - 7 (1 bit)

b40 : b40
bits : 8 - 8 (1 bit)

b41 : b41
bits : 9 - 9 (1 bit)

b42 : b42
bits : 10 - 10 (1 bit)

b43 : b43
bits : 11 - 11 (1 bit)

b44 : b44
bits : 12 - 12 (1 bit)

b45 : b45
bits : 13 - 13 (1 bit)

b46 : b46
bits : 14 - 14 (1 bit)

b47 : b47
bits : 15 - 15 (1 bit)

b48 : b48
bits : 16 - 16 (1 bit)

b49 : b49
bits : 17 - 17 (1 bit)

b50 : b50
bits : 18 - 18 (1 bit)

b51 : b51
bits : 19 - 19 (1 bit)

b52 : b52
bits : 20 - 20 (1 bit)

b53 : b53
bits : 21 - 21 (1 bit)

b54 : b54
bits : 22 - 22 (1 bit)

b55 : b55
bits : 23 - 23 (1 bit)

b56 : b56
bits : 24 - 24 (1 bit)

b57 : b57
bits : 25 - 25 (1 bit)

b58 : b58
bits : 26 - 26 (1 bit)

b59 : b59
bits : 27 - 27 (1 bit)

b60 : b60
bits : 28 - 28 (1 bit)

b61 : b61
bits : 29 - 29 (1 bit)

b62 : b62
bits : 30 - 30 (1 bit)

b63 : b63
bits : 31 - 31 (1 bit)


K3RR

key registers
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K3RR K3RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 b0 b1 b2 b3 b4 b5 b6 b7 b8 b9 b10 b11 b12 b13 b14 b15 b16 b17 b18 b19 b20 b21 b22 b23 b24 b25 b26 b27 b28 b29 b30 b31

b0 : b0
bits : 0 - 0 (1 bit)

b1 : b1
bits : 1 - 1 (1 bit)

b2 : b2
bits : 2 - 2 (1 bit)

b3 : b3
bits : 3 - 3 (1 bit)

b4 : b4
bits : 4 - 4 (1 bit)

b5 : b5
bits : 5 - 5 (1 bit)

b6 : b6
bits : 6 - 6 (1 bit)

b7 : b7
bits : 7 - 7 (1 bit)

b8 : b8
bits : 8 - 8 (1 bit)

b9 : b9
bits : 9 - 9 (1 bit)

b10 : b10
bits : 10 - 10 (1 bit)

b11 : b11
bits : 11 - 11 (1 bit)

b12 : b12
bits : 12 - 12 (1 bit)

b13 : b13
bits : 13 - 13 (1 bit)

b14 : b14
bits : 14 - 14 (1 bit)

b15 : b15
bits : 15 - 15 (1 bit)

b16 : b16
bits : 16 - 16 (1 bit)

b17 : b17
bits : 17 - 17 (1 bit)

b18 : b18
bits : 18 - 18 (1 bit)

b19 : b19
bits : 19 - 19 (1 bit)

b20 : b20
bits : 20 - 20 (1 bit)

b21 : b21
bits : 21 - 21 (1 bit)

b22 : b22
bits : 22 - 22 (1 bit)

b23 : b23
bits : 23 - 23 (1 bit)

b24 : b24
bits : 24 - 24 (1 bit)

b25 : b25
bits : 25 - 25 (1 bit)

b26 : b26
bits : 26 - 26 (1 bit)

b27 : b27
bits : 27 - 27 (1 bit)

b28 : b28
bits : 28 - 28 (1 bit)

b29 : b29
bits : 29 - 29 (1 bit)

b30 : b30
bits : 30 - 30 (1 bit)

b31 : b31
bits : 31 - 31 (1 bit)


SR

status register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

SR SR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IFEM IFNF OFNE OFFU BUSY

IFEM : Input FIFO empty
bits : 0 - 0 (1 bit)

IFNF : Input FIFO not full
bits : 1 - 1 (1 bit)

OFNE : Output FIFO not empty
bits : 2 - 2 (1 bit)

OFFU : Output FIFO full
bits : 3 - 3 (1 bit)

BUSY : Busy bit
bits : 4 - 4 (1 bit)


IV0LR

initialization vector registers
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV0LR IV0LR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV31 IV30 IV29 IV28 IV27 IV26 IV25 IV24 IV23 IV22 IV21 IV20 IV19 IV18 IV17 IV16 IV15 IV14 IV13 IV12 IV11 IV10 IV9 IV8 IV7 IV6 IV5 IV4 IV3 IV2 IV1 IV0

IV31 : IV31
bits : 0 - 0 (1 bit)

IV30 : IV30
bits : 1 - 1 (1 bit)

IV29 : IV29
bits : 2 - 2 (1 bit)

IV28 : IV28
bits : 3 - 3 (1 bit)

IV27 : IV27
bits : 4 - 4 (1 bit)

IV26 : IV26
bits : 5 - 5 (1 bit)

IV25 : IV25
bits : 6 - 6 (1 bit)

IV24 : IV24
bits : 7 - 7 (1 bit)

IV23 : IV23
bits : 8 - 8 (1 bit)

IV22 : IV22
bits : 9 - 9 (1 bit)

IV21 : IV21
bits : 10 - 10 (1 bit)

IV20 : IV20
bits : 11 - 11 (1 bit)

IV19 : IV19
bits : 12 - 12 (1 bit)

IV18 : IV18
bits : 13 - 13 (1 bit)

IV17 : IV17
bits : 14 - 14 (1 bit)

IV16 : IV16
bits : 15 - 15 (1 bit)

IV15 : IV15
bits : 16 - 16 (1 bit)

IV14 : IV14
bits : 17 - 17 (1 bit)

IV13 : IV13
bits : 18 - 18 (1 bit)

IV12 : IV12
bits : 19 - 19 (1 bit)

IV11 : IV11
bits : 20 - 20 (1 bit)

IV10 : IV10
bits : 21 - 21 (1 bit)

IV9 : IV9
bits : 22 - 22 (1 bit)

IV8 : IV8
bits : 23 - 23 (1 bit)

IV7 : IV7
bits : 24 - 24 (1 bit)

IV6 : IV6
bits : 25 - 25 (1 bit)

IV5 : IV5
bits : 26 - 26 (1 bit)

IV4 : IV4
bits : 27 - 27 (1 bit)

IV3 : IV3
bits : 28 - 28 (1 bit)

IV2 : IV2
bits : 29 - 29 (1 bit)

IV1 : IV1
bits : 30 - 30 (1 bit)

IV0 : IV0
bits : 31 - 31 (1 bit)


IV0RR

initialization vector registers
address_offset : 0x44 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV0RR IV0RR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV63 IV62 IV61 IV60 IV59 IV58 IV57 IV56 IV55 IV54 IV53 IV52 IV51 IV50 IV49 IV48 IV47 IV46 IV45 IV44 IV43 IV42 IV41 IV40 IV39 IV38 IV37 IV36 IV35 IV34 IV33 IV32

IV63 : IV63
bits : 0 - 0 (1 bit)

IV62 : IV62
bits : 1 - 1 (1 bit)

IV61 : IV61
bits : 2 - 2 (1 bit)

IV60 : IV60
bits : 3 - 3 (1 bit)

IV59 : IV59
bits : 4 - 4 (1 bit)

IV58 : IV58
bits : 5 - 5 (1 bit)

IV57 : IV57
bits : 6 - 6 (1 bit)

IV56 : IV56
bits : 7 - 7 (1 bit)

IV55 : IV55
bits : 8 - 8 (1 bit)

IV54 : IV54
bits : 9 - 9 (1 bit)

IV53 : IV53
bits : 10 - 10 (1 bit)

IV52 : IV52
bits : 11 - 11 (1 bit)

IV51 : IV51
bits : 12 - 12 (1 bit)

IV50 : IV50
bits : 13 - 13 (1 bit)

IV49 : IV49
bits : 14 - 14 (1 bit)

IV48 : IV48
bits : 15 - 15 (1 bit)

IV47 : IV47
bits : 16 - 16 (1 bit)

IV46 : IV46
bits : 17 - 17 (1 bit)

IV45 : IV45
bits : 18 - 18 (1 bit)

IV44 : IV44
bits : 19 - 19 (1 bit)

IV43 : IV43
bits : 20 - 20 (1 bit)

IV42 : IV42
bits : 21 - 21 (1 bit)

IV41 : IV41
bits : 22 - 22 (1 bit)

IV40 : IV40
bits : 23 - 23 (1 bit)

IV39 : IV39
bits : 24 - 24 (1 bit)

IV38 : IV38
bits : 25 - 25 (1 bit)

IV37 : IV37
bits : 26 - 26 (1 bit)

IV36 : IV36
bits : 27 - 27 (1 bit)

IV35 : IV35
bits : 28 - 28 (1 bit)

IV34 : IV34
bits : 29 - 29 (1 bit)

IV33 : IV33
bits : 30 - 30 (1 bit)

IV32 : IV32
bits : 31 - 31 (1 bit)


IV1LR

initialization vector registers
address_offset : 0x48 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV1LR IV1LR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV95 IV94 IV93 IV92 IV91 IV90 IV89 IV88 IV87 IV86 IV85 IV84 IV83 IV82 IV81 IV80 IV79 IV78 IV77 IV76 IV75 IV74 IV73 IV72 IV71 IV70 IV69 IV68 IV67 IV66 IV65 IV64

IV95 : IV95
bits : 0 - 0 (1 bit)

IV94 : IV94
bits : 1 - 1 (1 bit)

IV93 : IV93
bits : 2 - 2 (1 bit)

IV92 : IV92
bits : 3 - 3 (1 bit)

IV91 : IV91
bits : 4 - 4 (1 bit)

IV90 : IV90
bits : 5 - 5 (1 bit)

IV89 : IV89
bits : 6 - 6 (1 bit)

IV88 : IV88
bits : 7 - 7 (1 bit)

IV87 : IV87
bits : 8 - 8 (1 bit)

IV86 : IV86
bits : 9 - 9 (1 bit)

IV85 : IV85
bits : 10 - 10 (1 bit)

IV84 : IV84
bits : 11 - 11 (1 bit)

IV83 : IV83
bits : 12 - 12 (1 bit)

IV82 : IV82
bits : 13 - 13 (1 bit)

IV81 : IV81
bits : 14 - 14 (1 bit)

IV80 : IV80
bits : 15 - 15 (1 bit)

IV79 : IV79
bits : 16 - 16 (1 bit)

IV78 : IV78
bits : 17 - 17 (1 bit)

IV77 : IV77
bits : 18 - 18 (1 bit)

IV76 : IV76
bits : 19 - 19 (1 bit)

IV75 : IV75
bits : 20 - 20 (1 bit)

IV74 : IV74
bits : 21 - 21 (1 bit)

IV73 : IV73
bits : 22 - 22 (1 bit)

IV72 : IV72
bits : 23 - 23 (1 bit)

IV71 : IV71
bits : 24 - 24 (1 bit)

IV70 : IV70
bits : 25 - 25 (1 bit)

IV69 : IV69
bits : 26 - 26 (1 bit)

IV68 : IV68
bits : 27 - 27 (1 bit)

IV67 : IV67
bits : 28 - 28 (1 bit)

IV66 : IV66
bits : 29 - 29 (1 bit)

IV65 : IV65
bits : 30 - 30 (1 bit)

IV64 : IV64
bits : 31 - 31 (1 bit)


IV1RR

initialization vector registers
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV1RR IV1RR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV127 IV126 IV125 IV124 IV123 IV122 IV121 IV120 IV119 IV118 IV117 IV116 IV115 IV114 IV113 IV112 IV111 IV110 IV109 IV108 IV107 IV106 IV105 IV104 IV103 IV102 IV101 IV100 IV99 IV98 IV97 IV96

IV127 : IV127
bits : 0 - 0 (1 bit)

IV126 : IV126
bits : 1 - 1 (1 bit)

IV125 : IV125
bits : 2 - 2 (1 bit)

IV124 : IV124
bits : 3 - 3 (1 bit)

IV123 : IV123
bits : 4 - 4 (1 bit)

IV122 : IV122
bits : 5 - 5 (1 bit)

IV121 : IV121
bits : 6 - 6 (1 bit)

IV120 : IV120
bits : 7 - 7 (1 bit)

IV119 : IV119
bits : 8 - 8 (1 bit)

IV118 : IV118
bits : 9 - 9 (1 bit)

IV117 : IV117
bits : 10 - 10 (1 bit)

IV116 : IV116
bits : 11 - 11 (1 bit)

IV115 : IV115
bits : 12 - 12 (1 bit)

IV114 : IV114
bits : 13 - 13 (1 bit)

IV113 : IV113
bits : 14 - 14 (1 bit)

IV112 : IV112
bits : 15 - 15 (1 bit)

IV111 : IV111
bits : 16 - 16 (1 bit)

IV110 : IV110
bits : 17 - 17 (1 bit)

IV109 : IV109
bits : 18 - 18 (1 bit)

IV108 : IV108
bits : 19 - 19 (1 bit)

IV107 : IV107
bits : 20 - 20 (1 bit)

IV106 : IV106
bits : 21 - 21 (1 bit)

IV105 : IV105
bits : 22 - 22 (1 bit)

IV104 : IV104
bits : 23 - 23 (1 bit)

IV103 : IV103
bits : 24 - 24 (1 bit)

IV102 : IV102
bits : 25 - 25 (1 bit)

IV101 : IV101
bits : 26 - 26 (1 bit)

IV100 : IV100
bits : 27 - 27 (1 bit)

IV99 : IV99
bits : 28 - 28 (1 bit)

IV98 : IV98
bits : 29 - 29 (1 bit)

IV97 : IV97
bits : 30 - 30 (1 bit)

IV96 : IV96
bits : 31 - 31 (1 bit)


CSGCMCCM0R

context swap register
address_offset : 0x50 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM0R CSGCMCCM0R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM0R

CSGCMCCM0R : CSGCMCCM0R
bits : 0 - 31 (32 bit)


CSGCMCCM1R

context swap register
address_offset : 0x54 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM1R CSGCMCCM1R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM1R

CSGCMCCM1R : CSGCMCCM1R
bits : 0 - 31 (32 bit)


CSGCMCCM2R

context swap register
address_offset : 0x58 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM2R CSGCMCCM2R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM2R

CSGCMCCM2R : CSGCMCCM2R
bits : 0 - 31 (32 bit)


CSGCMCCM3R

context swap register
address_offset : 0x5C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM3R CSGCMCCM3R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM3R

CSGCMCCM3R : CSGCMCCM3R
bits : 0 - 31 (32 bit)


CSGCMCCM4R

context swap register
address_offset : 0x60 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM4R CSGCMCCM4R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM4R

CSGCMCCM4R : CSGCMCCM4R
bits : 0 - 31 (32 bit)


CSGCMCCM5R

context swap register
address_offset : 0x64 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM5R CSGCMCCM5R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM5R

CSGCMCCM5R : CSGCMCCM5R
bits : 0 - 31 (32 bit)


CSGCMCCM6R

context swap register
address_offset : 0x68 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM6R CSGCMCCM6R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM6R

CSGCMCCM6R : CSGCMCCM6R
bits : 0 - 31 (32 bit)


CSGCMCCM7R

context swap register
address_offset : 0x6C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM7R CSGCMCCM7R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM7R

CSGCMCCM7R : CSGCMCCM7R
bits : 0 - 31 (32 bit)


CSGCM0R

context swap register
address_offset : 0x70 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM0R CSGCM0R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM0R

CSGCM0R : CSGCM0R
bits : 0 - 31 (32 bit)


CSGCM1R

context swap register
address_offset : 0x74 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM1R CSGCM1R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM1R

CSGCM1R : CSGCM1R
bits : 0 - 31 (32 bit)


CSGCM2R

context swap register
address_offset : 0x78 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM2R CSGCM2R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM2R

CSGCM2R : CSGCM2R
bits : 0 - 31 (32 bit)


CSGCM3R

context swap register
address_offset : 0x7C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM3R CSGCM3R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM3R

CSGCM3R : CSGCM3R
bits : 0 - 31 (32 bit)


DIN

data input register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

DIN DIN read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DATAIN

DATAIN : Data input
bits : 0 - 31 (32 bit)


CSGCM4R

context swap register
address_offset : 0x80 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM4R CSGCM4R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM4R

CSGCM4R : CSGCM4R
bits : 0 - 31 (32 bit)


CSGCM5R

context swap register
address_offset : 0x84 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM5R CSGCM5R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM5R

CSGCM5R : CSGCM5R
bits : 0 - 31 (32 bit)


CSGCM6R

context swap register
address_offset : 0x88 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM6R CSGCM6R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM6R

CSGCM6R : CSGCM6R
bits : 0 - 31 (32 bit)


CSGCM7R

context swap register
address_offset : 0x8C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM7R CSGCM7R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM7R

CSGCM7R : CSGCM7R
bits : 0 - 31 (32 bit)


DOUT

data output register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

DOUT DOUT read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DATAOUT

DATAOUT : Data output
bits : 0 - 31 (32 bit)



Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !

This website is sponsored by EmbeetleEmbeetle, an IDE designed from scratch for embedded software developers.