\n

CRYP

Peripheral Memory Blocks

address_offset : 0x0 Bytes (0x0)
size : 0x400 byte (0x0)
mem_usage : registers
protection :

Registers

CR

DMACR

IMSCR

RISR

MISR

K0LR

K0RR

K1LR

K1RR

K2LR

K2RR

K3LR

K3RR

SR

IV0LR

IV0RR

IV1LR

IV1RR

CSGCMCCM0R

CSGCMCCM1R

CSGCMCCM2R

CSGCMCCM3R

CSGCMCCM4R

CSGCMCCM5R

CSGCMCCM6R

CSGCMCCM7R

CSGCM0R

CSGCM1R

CSGCM2R

CSGCM3R

DIN

CSGCM4R

CSGCM5R

CSGCM6R

CSGCM7R

DOUT


CR

control register
address_offset : 0x0 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CR CR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ALGODIR ALGOMODE0 DATATYPE KEYSIZE FFLUSH CRYPEN GCM_CCMPH ALGOMODE3

ALGODIR : Algorithm direction
bits : 2 - 2 (1 bit)
access : read-write

ALGOMODE0 : Algorithm mode
bits : 3 - 5 (3 bit)
access : read-write

DATATYPE : Data type selection
bits : 6 - 7 (2 bit)
access : read-write

KEYSIZE : Key size selection (AES mode only)
bits : 8 - 9 (2 bit)
access : read-write

FFLUSH : FIFO flush
bits : 14 - 14 (1 bit)
access : write-only

CRYPEN : Cryptographic processor enable
bits : 15 - 15 (1 bit)
access : read-write

GCM_CCMPH : GCM_CCMPH
bits : 16 - 17 (2 bit)
access : read-write

ALGOMODE3 : ALGOMODE
bits : 19 - 19 (1 bit)
access : read-write


DMACR

DMA control register
address_offset : 0x10 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

DMACR DMACR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DIEN DOEN

DIEN : DMA input enable
bits : 0 - 0 (1 bit)

DOEN : DMA output enable
bits : 1 - 1 (1 bit)


IMSCR

interrupt mask set/clear register
address_offset : 0x14 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IMSCR IMSCR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 INIM OUTIM

INIM : Input FIFO service interrupt mask
bits : 0 - 0 (1 bit)

OUTIM : Output FIFO service interrupt mask
bits : 1 - 1 (1 bit)


RISR

raw interrupt status register
address_offset : 0x18 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

RISR RISR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 INRIS OUTRIS

INRIS : Input FIFO service raw interrupt status
bits : 0 - 0 (1 bit)

OUTRIS : Output FIFO service raw interrupt status
bits : 1 - 1 (1 bit)


MISR

masked interrupt status register
address_offset : 0x1C Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

MISR MISR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 INMIS OUTMIS

INMIS : Input FIFO service masked interrupt status
bits : 0 - 0 (1 bit)

OUTMIS : Output FIFO service masked interrupt status
bits : 1 - 1 (1 bit)


K0LR

key registers
address_offset : 0x20 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K0LR K0LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K224 K225 K226 K227 K228 K229 K230 K231 K232 K233 K234 K235 K236 K237 K238 K239 K240 K241 K242 K243 K244 K245 K246 K247 K248 K249 K250 K251 K252 K253 K254 K255

K224 : K224
bits : 0 - 0 (1 bit)

K225 : K225
bits : 1 - 1 (1 bit)

K226 : K226
bits : 2 - 2 (1 bit)

K227 : K227
bits : 3 - 3 (1 bit)

K228 : K228
bits : 4 - 4 (1 bit)

K229 : K229
bits : 5 - 5 (1 bit)

K230 : K230
bits : 6 - 6 (1 bit)

K231 : K231
bits : 7 - 7 (1 bit)

K232 : K232
bits : 8 - 8 (1 bit)

K233 : K233
bits : 9 - 9 (1 bit)

K234 : K234
bits : 10 - 10 (1 bit)

K235 : K235
bits : 11 - 11 (1 bit)

K236 : K236
bits : 12 - 12 (1 bit)

K237 : K237
bits : 13 - 13 (1 bit)

K238 : K238
bits : 14 - 14 (1 bit)

K239 : K239
bits : 15 - 15 (1 bit)

K240 : K240
bits : 16 - 16 (1 bit)

K241 : K241
bits : 17 - 17 (1 bit)

K242 : K242
bits : 18 - 18 (1 bit)

K243 : K243
bits : 19 - 19 (1 bit)

K244 : K244
bits : 20 - 20 (1 bit)

K245 : K245
bits : 21 - 21 (1 bit)

K246 : K246
bits : 22 - 22 (1 bit)

K247 : K247
bits : 23 - 23 (1 bit)

K248 : K248
bits : 24 - 24 (1 bit)

K249 : K249
bits : 25 - 25 (1 bit)

K250 : K250
bits : 26 - 26 (1 bit)

K251 : K251
bits : 27 - 27 (1 bit)

K252 : K252
bits : 28 - 28 (1 bit)

K253 : K253
bits : 29 - 29 (1 bit)

K254 : K254
bits : 30 - 30 (1 bit)

K255 : K255
bits : 31 - 31 (1 bit)


K0RR

key registers
address_offset : 0x24 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K0RR K0RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K192 K193 K194 K195 K196 K197 K198 K199 K200 K201 K202 K203 K204 K205 K206 K207 K208 K209 K210 K211 K212 K213 K214 K215 K216 K217 K218 K219 K220 K221 K222 K223

K192 : K192
bits : 0 - 0 (1 bit)

K193 : K193
bits : 1 - 1 (1 bit)

K194 : K194
bits : 2 - 2 (1 bit)

K195 : K195
bits : 3 - 3 (1 bit)

K196 : K196
bits : 4 - 4 (1 bit)

K197 : K197
bits : 5 - 5 (1 bit)

K198 : K198
bits : 6 - 6 (1 bit)

K199 : K199
bits : 7 - 7 (1 bit)

K200 : K200
bits : 8 - 8 (1 bit)

K201 : K201
bits : 9 - 9 (1 bit)

K202 : K202
bits : 10 - 10 (1 bit)

K203 : K203
bits : 11 - 11 (1 bit)

K204 : K204
bits : 12 - 12 (1 bit)

K205 : K205
bits : 13 - 13 (1 bit)

K206 : K206
bits : 14 - 14 (1 bit)

K207 : K207
bits : 15 - 15 (1 bit)

K208 : K208
bits : 16 - 16 (1 bit)

K209 : K209
bits : 17 - 17 (1 bit)

K210 : K210
bits : 18 - 18 (1 bit)

K211 : K211
bits : 19 - 19 (1 bit)

K212 : K212
bits : 20 - 20 (1 bit)

K213 : K213
bits : 21 - 21 (1 bit)

K214 : K214
bits : 22 - 22 (1 bit)

K215 : K215
bits : 23 - 23 (1 bit)

K216 : K216
bits : 24 - 24 (1 bit)

K217 : K217
bits : 25 - 25 (1 bit)

K218 : K218
bits : 26 - 26 (1 bit)

K219 : K219
bits : 27 - 27 (1 bit)

K220 : K220
bits : 28 - 28 (1 bit)

K221 : K221
bits : 29 - 29 (1 bit)

K222 : K222
bits : 30 - 30 (1 bit)

K223 : K223
bits : 31 - 31 (1 bit)


K1LR

key registers
address_offset : 0x28 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K1LR K1LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K160 K161 K162 K163 K164 K165 K166 K167 K168 K169 K170 K171 K172 K173 K174 K175 K176 K177 K178 K179 K180 K181 K182 K183 K184 K185 K186 K187 K188 K189 K190 K191

K160 : K160
bits : 0 - 0 (1 bit)

K161 : K161
bits : 1 - 1 (1 bit)

K162 : K162
bits : 2 - 2 (1 bit)

K163 : K163
bits : 3 - 3 (1 bit)

K164 : K164
bits : 4 - 4 (1 bit)

K165 : K165
bits : 5 - 5 (1 bit)

K166 : K166
bits : 6 - 6 (1 bit)

K167 : K167
bits : 7 - 7 (1 bit)

K168 : K168
bits : 8 - 8 (1 bit)

K169 : K169
bits : 9 - 9 (1 bit)

K170 : K170
bits : 10 - 10 (1 bit)

K171 : K171
bits : 11 - 11 (1 bit)

K172 : K172
bits : 12 - 12 (1 bit)

K173 : K173
bits : 13 - 13 (1 bit)

K174 : K174
bits : 14 - 14 (1 bit)

K175 : K175
bits : 15 - 15 (1 bit)

K176 : K176
bits : 16 - 16 (1 bit)

K177 : K177
bits : 17 - 17 (1 bit)

K178 : K178
bits : 18 - 18 (1 bit)

K179 : K179
bits : 19 - 19 (1 bit)

K180 : K180
bits : 20 - 20 (1 bit)

K181 : K181
bits : 21 - 21 (1 bit)

K182 : K182
bits : 22 - 22 (1 bit)

K183 : K183
bits : 23 - 23 (1 bit)

K184 : K184
bits : 24 - 24 (1 bit)

K185 : K185
bits : 25 - 25 (1 bit)

K186 : K186
bits : 26 - 26 (1 bit)

K187 : K187
bits : 27 - 27 (1 bit)

K188 : K188
bits : 28 - 28 (1 bit)

K189 : K189
bits : 29 - 29 (1 bit)

K190 : K190
bits : 30 - 30 (1 bit)

K191 : K191
bits : 31 - 31 (1 bit)


K1RR

key registers
address_offset : 0x2C Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K1RR K1RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K128 K129 K130 K131 K132 K133 K134 K135 K136 K137 K138 K139 K140 K141 K142 K143 K144 K145 K146 K147 K148 K149 K150 K151 K152 K153 K154 K155 K156 K157 K158 K159

K128 : K128
bits : 0 - 0 (1 bit)

K129 : K129
bits : 1 - 1 (1 bit)

K130 : K130
bits : 2 - 2 (1 bit)

K131 : K131
bits : 3 - 3 (1 bit)

K132 : K132
bits : 4 - 4 (1 bit)

K133 : K133
bits : 5 - 5 (1 bit)

K134 : K134
bits : 6 - 6 (1 bit)

K135 : K135
bits : 7 - 7 (1 bit)

K136 : K136
bits : 8 - 8 (1 bit)

K137 : K137
bits : 9 - 9 (1 bit)

K138 : K138
bits : 10 - 10 (1 bit)

K139 : K139
bits : 11 - 11 (1 bit)

K140 : K140
bits : 12 - 12 (1 bit)

K141 : K141
bits : 13 - 13 (1 bit)

K142 : K142
bits : 14 - 14 (1 bit)

K143 : K143
bits : 15 - 15 (1 bit)

K144 : K144
bits : 16 - 16 (1 bit)

K145 : K145
bits : 17 - 17 (1 bit)

K146 : K146
bits : 18 - 18 (1 bit)

K147 : K147
bits : 19 - 19 (1 bit)

K148 : K148
bits : 20 - 20 (1 bit)

K149 : K149
bits : 21 - 21 (1 bit)

K150 : K150
bits : 22 - 22 (1 bit)

K151 : K151
bits : 23 - 23 (1 bit)

K152 : K152
bits : 24 - 24 (1 bit)

K153 : K153
bits : 25 - 25 (1 bit)

K154 : K154
bits : 26 - 26 (1 bit)

K155 : K155
bits : 27 - 27 (1 bit)

K156 : K156
bits : 28 - 28 (1 bit)

K157 : K157
bits : 29 - 29 (1 bit)

K158 : K158
bits : 30 - 30 (1 bit)

K159 : K159
bits : 31 - 31 (1 bit)


K2LR

key registers
address_offset : 0x30 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K2LR K2LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K96 K97 K98 K99 K100 K101 K102 K103 K104 K105 K106 K107 K108 K109 K110 K111 K112 K113 K114 K115 K116 K117 K118 K119 K120 K121 K122 K123 K124 K125 K126 K127

K96 : K96
bits : 0 - 0 (1 bit)

K97 : K97
bits : 1 - 1 (1 bit)

K98 : K98
bits : 2 - 2 (1 bit)

K99 : K99
bits : 3 - 3 (1 bit)

K100 : K100
bits : 4 - 4 (1 bit)

K101 : K101
bits : 5 - 5 (1 bit)

K102 : K102
bits : 6 - 6 (1 bit)

K103 : K103
bits : 7 - 7 (1 bit)

K104 : K104
bits : 8 - 8 (1 bit)

K105 : K105
bits : 9 - 9 (1 bit)

K106 : K106
bits : 10 - 10 (1 bit)

K107 : K107
bits : 11 - 11 (1 bit)

K108 : K108
bits : 12 - 12 (1 bit)

K109 : K109
bits : 13 - 13 (1 bit)

K110 : K110
bits : 14 - 14 (1 bit)

K111 : K111
bits : 15 - 15 (1 bit)

K112 : K112
bits : 16 - 16 (1 bit)

K113 : K113
bits : 17 - 17 (1 bit)

K114 : K114
bits : 18 - 18 (1 bit)

K115 : K115
bits : 19 - 19 (1 bit)

K116 : K116
bits : 20 - 20 (1 bit)

K117 : K117
bits : 21 - 21 (1 bit)

K118 : K118
bits : 22 - 22 (1 bit)

K119 : K119
bits : 23 - 23 (1 bit)

K120 : K120
bits : 24 - 24 (1 bit)

K121 : K121
bits : 25 - 25 (1 bit)

K122 : K122
bits : 26 - 26 (1 bit)

K123 : K123
bits : 27 - 27 (1 bit)

K124 : K124
bits : 28 - 28 (1 bit)

K125 : K125
bits : 29 - 29 (1 bit)

K126 : K126
bits : 30 - 30 (1 bit)

K127 : K127
bits : 31 - 31 (1 bit)


K2RR

key registers
address_offset : 0x34 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K2RR K2RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K64 K65 K66 K67 K68 K69 K70 K71 K72 K73 K74 K75 K76 K77 K78 K79 K80 K81 K82 K83 K84 K85 K86 K87 K88 K89 K90 K91 K92 K93 K94 K95

K64 : K64
bits : 0 - 0 (1 bit)

K65 : K65
bits : 1 - 1 (1 bit)

K66 : K66
bits : 2 - 2 (1 bit)

K67 : K67
bits : 3 - 3 (1 bit)

K68 : K68
bits : 4 - 4 (1 bit)

K69 : K69
bits : 5 - 5 (1 bit)

K70 : K70
bits : 6 - 6 (1 bit)

K71 : K71
bits : 7 - 7 (1 bit)

K72 : K72
bits : 8 - 8 (1 bit)

K73 : K73
bits : 9 - 9 (1 bit)

K74 : K74
bits : 10 - 10 (1 bit)

K75 : K75
bits : 11 - 11 (1 bit)

K76 : K76
bits : 12 - 12 (1 bit)

K77 : K77
bits : 13 - 13 (1 bit)

K78 : K78
bits : 14 - 14 (1 bit)

K79 : K79
bits : 15 - 15 (1 bit)

K80 : K80
bits : 16 - 16 (1 bit)

K81 : K81
bits : 17 - 17 (1 bit)

K82 : K82
bits : 18 - 18 (1 bit)

K83 : K83
bits : 19 - 19 (1 bit)

K84 : K84
bits : 20 - 20 (1 bit)

K85 : K85
bits : 21 - 21 (1 bit)

K86 : K86
bits : 22 - 22 (1 bit)

K87 : K87
bits : 23 - 23 (1 bit)

K88 : K88
bits : 24 - 24 (1 bit)

K89 : K89
bits : 25 - 25 (1 bit)

K90 : K90
bits : 26 - 26 (1 bit)

K91 : K91
bits : 27 - 27 (1 bit)

K92 : K92
bits : 28 - 28 (1 bit)

K93 : K93
bits : 29 - 29 (1 bit)

K94 : K94
bits : 30 - 30 (1 bit)

K95 : K95
bits : 31 - 31 (1 bit)


K3LR

key registers
address_offset : 0x38 Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K3LR K3LR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K32 K33 K34 K35 K36 K37 K38 K39 K40 K41 K42 K43 K44 K45 K46 K47 K48 K49 K50 K51 K52 K53 K54 K55 K56 K57 K58 K59 K60 K61 K62 K63

K32 : K32
bits : 0 - 0 (1 bit)

K33 : K33
bits : 1 - 1 (1 bit)

K34 : K34
bits : 2 - 2 (1 bit)

K35 : K35
bits : 3 - 3 (1 bit)

K36 : K36
bits : 4 - 4 (1 bit)

K37 : K37
bits : 5 - 5 (1 bit)

K38 : K38
bits : 6 - 6 (1 bit)

K39 : K39
bits : 7 - 7 (1 bit)

K40 : K40
bits : 8 - 8 (1 bit)

K41 : K41
bits : 9 - 9 (1 bit)

K42 : K42
bits : 10 - 10 (1 bit)

K43 : K43
bits : 11 - 11 (1 bit)

K44 : K44
bits : 12 - 12 (1 bit)

K45 : K45
bits : 13 - 13 (1 bit)

K46 : K46
bits : 14 - 14 (1 bit)

K47 : K47
bits : 15 - 15 (1 bit)

K48 : K48
bits : 16 - 16 (1 bit)

K49 : K49
bits : 17 - 17 (1 bit)

K50 : K50
bits : 18 - 18 (1 bit)

K51 : K51
bits : 19 - 19 (1 bit)

K52 : K52
bits : 20 - 20 (1 bit)

K53 : K53
bits : 21 - 21 (1 bit)

K54 : K54
bits : 22 - 22 (1 bit)

K55 : K55
bits : 23 - 23 (1 bit)

K56 : K56
bits : 24 - 24 (1 bit)

K57 : K57
bits : 25 - 25 (1 bit)

K58 : K58
bits : 26 - 26 (1 bit)

K59 : K59
bits : 27 - 27 (1 bit)

K60 : K60
bits : 28 - 28 (1 bit)

K61 : K61
bits : 29 - 29 (1 bit)

K62 : K62
bits : 30 - 30 (1 bit)

K63 : K63
bits : 31 - 31 (1 bit)


K3RR

key registers
address_offset : 0x3C Bytes (0x0)
size : 32 bit
access : write-only
reset_value : 0x0
reset_Mask : 0x0

K3RR K3RR write-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 K0 K1 K2 K3 K4 K5 K6 K7 K8 K9 K10 K11 K12 K13 K14 K15 K16 K17 K18 K19 K20 K21 K22 K23 K24 K25 K26 K27 K28 K29 K30 K31

K0 : K0
bits : 0 - 0 (1 bit)

K1 : K1
bits : 1 - 1 (1 bit)

K2 : K2
bits : 2 - 2 (1 bit)

K3 : K3
bits : 3 - 3 (1 bit)

K4 : K4
bits : 4 - 4 (1 bit)

K5 : K5
bits : 5 - 5 (1 bit)

K6 : K6
bits : 6 - 6 (1 bit)

K7 : K7
bits : 7 - 7 (1 bit)

K8 : K8
bits : 8 - 8 (1 bit)

K9 : K9
bits : 9 - 9 (1 bit)

K10 : K10
bits : 10 - 10 (1 bit)

K11 : K11
bits : 11 - 11 (1 bit)

K12 : K12
bits : 12 - 12 (1 bit)

K13 : K13
bits : 13 - 13 (1 bit)

K14 : K14
bits : 14 - 14 (1 bit)

K15 : K15
bits : 15 - 15 (1 bit)

K16 : K16
bits : 16 - 16 (1 bit)

K17 : K17
bits : 17 - 17 (1 bit)

K18 : K18
bits : 18 - 18 (1 bit)

K19 : K19
bits : 19 - 19 (1 bit)

K20 : K20
bits : 20 - 20 (1 bit)

K21 : K21
bits : 21 - 21 (1 bit)

K22 : K22
bits : 22 - 22 (1 bit)

K23 : K23
bits : 23 - 23 (1 bit)

K24 : K24
bits : 24 - 24 (1 bit)

K25 : K25
bits : 25 - 25 (1 bit)

K26 : K26
bits : 26 - 26 (1 bit)

K27 : K27
bits : 27 - 27 (1 bit)

K28 : K28
bits : 28 - 28 (1 bit)

K29 : K29
bits : 29 - 29 (1 bit)

K30 : K30
bits : 30 - 30 (1 bit)

K31 : K31
bits : 31 - 31 (1 bit)


SR

status register
address_offset : 0x4 Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

SR SR read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IFEM IFNF OFNE OFFU BUSY

IFEM : Input FIFO empty
bits : 0 - 0 (1 bit)

IFNF : Input FIFO not full
bits : 1 - 1 (1 bit)

OFNE : Output FIFO not empty
bits : 2 - 2 (1 bit)

OFFU : Output FIFO full
bits : 3 - 3 (1 bit)

BUSY : Busy bit
bits : 4 - 4 (1 bit)


IV0LR

initialization vector registers
address_offset : 0x40 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV0LR IV0LR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV31 IV30 IV29 IV28 IV27 IV26 IV25 IV24 IV23 IV22 IV21 IV20 IV19 IV18 IV17 IV16 IV15 IV14 IV13 IV12 IV11 IV10 IV9 IV8 IV7 IV6 IV5 IV4 IV3 IV2 IV1 IV0

IV31 : IV31
bits : 0 - 0 (1 bit)

IV30 : IV30
bits : 1 - 1 (1 bit)

IV29 : IV29
bits : 2 - 2 (1 bit)

IV28 : IV28
bits : 3 - 3 (1 bit)

IV27 : IV27
bits : 4 - 4 (1 bit)

IV26 : IV26
bits : 5 - 5 (1 bit)

IV25 : IV25
bits : 6 - 6 (1 bit)

IV24 : IV24
bits : 7 - 7 (1 bit)

IV23 : IV23
bits : 8 - 8 (1 bit)

IV22 : IV22
bits : 9 - 9 (1 bit)

IV21 : IV21
bits : 10 - 10 (1 bit)

IV20 : IV20
bits : 11 - 11 (1 bit)

IV19 : IV19
bits : 12 - 12 (1 bit)

IV18 : IV18
bits : 13 - 13 (1 bit)

IV17 : IV17
bits : 14 - 14 (1 bit)

IV16 : IV16
bits : 15 - 15 (1 bit)

IV15 : IV15
bits : 16 - 16 (1 bit)

IV14 : IV14
bits : 17 - 17 (1 bit)

IV13 : IV13
bits : 18 - 18 (1 bit)

IV12 : IV12
bits : 19 - 19 (1 bit)

IV11 : IV11
bits : 20 - 20 (1 bit)

IV10 : IV10
bits : 21 - 21 (1 bit)

IV9 : IV9
bits : 22 - 22 (1 bit)

IV8 : IV8
bits : 23 - 23 (1 bit)

IV7 : IV7
bits : 24 - 24 (1 bit)

IV6 : IV6
bits : 25 - 25 (1 bit)

IV5 : IV5
bits : 26 - 26 (1 bit)

IV4 : IV4
bits : 27 - 27 (1 bit)

IV3 : IV3
bits : 28 - 28 (1 bit)

IV2 : IV2
bits : 29 - 29 (1 bit)

IV1 : IV1
bits : 30 - 30 (1 bit)

IV0 : IV0
bits : 31 - 31 (1 bit)


IV0RR

initialization vector registers
address_offset : 0x44 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV0RR IV0RR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV63 IV62 IV61 IV60 IV59 IV58 IV57 IV56 IV55 IV54 IV53 IV52 IV51 IV50 IV49 IV48 IV47 IV46 IV45 IV44 IV43 IV42 IV41 IV40 IV39 IV38 IV37 IV36 IV35 IV34 IV33 IV32

IV63 : IV63
bits : 0 - 0 (1 bit)

IV62 : IV62
bits : 1 - 1 (1 bit)

IV61 : IV61
bits : 2 - 2 (1 bit)

IV60 : IV60
bits : 3 - 3 (1 bit)

IV59 : IV59
bits : 4 - 4 (1 bit)

IV58 : IV58
bits : 5 - 5 (1 bit)

IV57 : IV57
bits : 6 - 6 (1 bit)

IV56 : IV56
bits : 7 - 7 (1 bit)

IV55 : IV55
bits : 8 - 8 (1 bit)

IV54 : IV54
bits : 9 - 9 (1 bit)

IV53 : IV53
bits : 10 - 10 (1 bit)

IV52 : IV52
bits : 11 - 11 (1 bit)

IV51 : IV51
bits : 12 - 12 (1 bit)

IV50 : IV50
bits : 13 - 13 (1 bit)

IV49 : IV49
bits : 14 - 14 (1 bit)

IV48 : IV48
bits : 15 - 15 (1 bit)

IV47 : IV47
bits : 16 - 16 (1 bit)

IV46 : IV46
bits : 17 - 17 (1 bit)

IV45 : IV45
bits : 18 - 18 (1 bit)

IV44 : IV44
bits : 19 - 19 (1 bit)

IV43 : IV43
bits : 20 - 20 (1 bit)

IV42 : IV42
bits : 21 - 21 (1 bit)

IV41 : IV41
bits : 22 - 22 (1 bit)

IV40 : IV40
bits : 23 - 23 (1 bit)

IV39 : IV39
bits : 24 - 24 (1 bit)

IV38 : IV38
bits : 25 - 25 (1 bit)

IV37 : IV37
bits : 26 - 26 (1 bit)

IV36 : IV36
bits : 27 - 27 (1 bit)

IV35 : IV35
bits : 28 - 28 (1 bit)

IV34 : IV34
bits : 29 - 29 (1 bit)

IV33 : IV33
bits : 30 - 30 (1 bit)

IV32 : IV32
bits : 31 - 31 (1 bit)


IV1LR

initialization vector registers
address_offset : 0x48 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV1LR IV1LR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV95 IV94 IV93 IV92 IV91 IV90 IV89 IV88 IV87 IV86 IV85 IV84 IV83 IV82 IV81 IV80 IV79 IV78 IV77 IV76 IV75 IV74 IV73 IV72 IV71 IV70 IV69 IV68 IV67 IV66 IV65 IV64

IV95 : IV95
bits : 0 - 0 (1 bit)

IV94 : IV94
bits : 1 - 1 (1 bit)

IV93 : IV93
bits : 2 - 2 (1 bit)

IV92 : IV92
bits : 3 - 3 (1 bit)

IV91 : IV91
bits : 4 - 4 (1 bit)

IV90 : IV90
bits : 5 - 5 (1 bit)

IV89 : IV89
bits : 6 - 6 (1 bit)

IV88 : IV88
bits : 7 - 7 (1 bit)

IV87 : IV87
bits : 8 - 8 (1 bit)

IV86 : IV86
bits : 9 - 9 (1 bit)

IV85 : IV85
bits : 10 - 10 (1 bit)

IV84 : IV84
bits : 11 - 11 (1 bit)

IV83 : IV83
bits : 12 - 12 (1 bit)

IV82 : IV82
bits : 13 - 13 (1 bit)

IV81 : IV81
bits : 14 - 14 (1 bit)

IV80 : IV80
bits : 15 - 15 (1 bit)

IV79 : IV79
bits : 16 - 16 (1 bit)

IV78 : IV78
bits : 17 - 17 (1 bit)

IV77 : IV77
bits : 18 - 18 (1 bit)

IV76 : IV76
bits : 19 - 19 (1 bit)

IV75 : IV75
bits : 20 - 20 (1 bit)

IV74 : IV74
bits : 21 - 21 (1 bit)

IV73 : IV73
bits : 22 - 22 (1 bit)

IV72 : IV72
bits : 23 - 23 (1 bit)

IV71 : IV71
bits : 24 - 24 (1 bit)

IV70 : IV70
bits : 25 - 25 (1 bit)

IV69 : IV69
bits : 26 - 26 (1 bit)

IV68 : IV68
bits : 27 - 27 (1 bit)

IV67 : IV67
bits : 28 - 28 (1 bit)

IV66 : IV66
bits : 29 - 29 (1 bit)

IV65 : IV65
bits : 30 - 30 (1 bit)

IV64 : IV64
bits : 31 - 31 (1 bit)


IV1RR

initialization vector registers
address_offset : 0x4C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

IV1RR IV1RR read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 IV127 IV126 IV125 IV124 IV123 IV122 IV121 IV120 IV119 IV118 IV117 IV116 IV115 IV114 IV113 IV112 IV111 IV110 IV109 IV108 IV107 IV106 IV105 IV104 IV103 IV102 IV101 IV100 IV99 IV98 IV97 IV96

IV127 : IV127
bits : 0 - 0 (1 bit)

IV126 : IV126
bits : 1 - 1 (1 bit)

IV125 : IV125
bits : 2 - 2 (1 bit)

IV124 : IV124
bits : 3 - 3 (1 bit)

IV123 : IV123
bits : 4 - 4 (1 bit)

IV122 : IV122
bits : 5 - 5 (1 bit)

IV121 : IV121
bits : 6 - 6 (1 bit)

IV120 : IV120
bits : 7 - 7 (1 bit)

IV119 : IV119
bits : 8 - 8 (1 bit)

IV118 : IV118
bits : 9 - 9 (1 bit)

IV117 : IV117
bits : 10 - 10 (1 bit)

IV116 : IV116
bits : 11 - 11 (1 bit)

IV115 : IV115
bits : 12 - 12 (1 bit)

IV114 : IV114
bits : 13 - 13 (1 bit)

IV113 : IV113
bits : 14 - 14 (1 bit)

IV112 : IV112
bits : 15 - 15 (1 bit)

IV111 : IV111
bits : 16 - 16 (1 bit)

IV110 : IV110
bits : 17 - 17 (1 bit)

IV109 : IV109
bits : 18 - 18 (1 bit)

IV108 : IV108
bits : 19 - 19 (1 bit)

IV107 : IV107
bits : 20 - 20 (1 bit)

IV106 : IV106
bits : 21 - 21 (1 bit)

IV105 : IV105
bits : 22 - 22 (1 bit)

IV104 : IV104
bits : 23 - 23 (1 bit)

IV103 : IV103
bits : 24 - 24 (1 bit)

IV102 : IV102
bits : 25 - 25 (1 bit)

IV101 : IV101
bits : 26 - 26 (1 bit)

IV100 : IV100
bits : 27 - 27 (1 bit)

IV99 : IV99
bits : 28 - 28 (1 bit)

IV98 : IV98
bits : 29 - 29 (1 bit)

IV97 : IV97
bits : 30 - 30 (1 bit)

IV96 : IV96
bits : 31 - 31 (1 bit)


CSGCMCCM0R

context swap register
address_offset : 0x50 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM0R CSGCMCCM0R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM0

CSGCMCCM0 : CSGCMCCM0
bits : 0 - 31 (32 bit)


CSGCMCCM1R

context swap register
address_offset : 0x54 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM1R CSGCMCCM1R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM1

CSGCMCCM1 : CSGCMCCM1
bits : 0 - 31 (32 bit)


CSGCMCCM2R

context swap register
address_offset : 0x58 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM2R CSGCMCCM2R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM2

CSGCMCCM2 : CSGCMCCM2
bits : 0 - 31 (32 bit)


CSGCMCCM3R

context swap register
address_offset : 0x5C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM3R CSGCMCCM3R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM3

CSGCMCCM3 : CSGCMCCM3
bits : 0 - 31 (32 bit)


CSGCMCCM4R

context swap register
address_offset : 0x60 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM4R CSGCMCCM4R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM4

CSGCMCCM4 : CSGCMCCM4
bits : 0 - 31 (32 bit)


CSGCMCCM5R

context swap register
address_offset : 0x64 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM5R CSGCMCCM5R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM5

CSGCMCCM5 : CSGCMCCM5
bits : 0 - 31 (32 bit)


CSGCMCCM6R

context swap register
address_offset : 0x68 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM6R CSGCMCCM6R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM6

CSGCMCCM6 : CSGCMCCM6
bits : 0 - 31 (32 bit)


CSGCMCCM7R

context swap register
address_offset : 0x6C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCMCCM7R CSGCMCCM7R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCMCCM7

CSGCMCCM7 : CSGCMCCM7
bits : 0 - 31 (32 bit)


CSGCM0R

context swap register
address_offset : 0x70 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM0R CSGCM0R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM0

CSGCM0 : CSGCM0
bits : 0 - 31 (32 bit)


CSGCM1R

context swap register
address_offset : 0x74 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM1R CSGCM1R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM1

CSGCM1 : CSGCM1
bits : 0 - 31 (32 bit)


CSGCM2R

context swap register
address_offset : 0x78 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM2R CSGCM2R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM2

CSGCM2 : CSGCM2
bits : 0 - 31 (32 bit)


CSGCM3R

context swap register
address_offset : 0x7C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM3R CSGCM3R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM3

CSGCM3 : CSGCM3
bits : 0 - 31 (32 bit)


DIN

data input register
address_offset : 0x8 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

DIN DIN read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DATAIN

DATAIN : Data input
bits : 0 - 31 (32 bit)


CSGCM4R

context swap register
address_offset : 0x80 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM4R CSGCM4R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM4

CSGCM4 : CSGCM4
bits : 0 - 31 (32 bit)


CSGCM5R

context swap register
address_offset : 0x84 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM5R CSGCM5R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM5

CSGCM5 : CSGCM5
bits : 0 - 31 (32 bit)


CSGCM6R

context swap register
address_offset : 0x88 Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM6R CSGCM6R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM6

CSGCM6 : CSGCM6
bits : 0 - 31 (32 bit)


CSGCM7R

context swap register
address_offset : 0x8C Bytes (0x0)
size : 32 bit
access : read-write
reset_value : 0x0
reset_Mask : 0x0

CSGCM7R CSGCM7R read-write 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 CSGCM7

CSGCM7 : CSGCM7
bits : 0 - 31 (32 bit)


DOUT

data output register
address_offset : 0xC Bytes (0x0)
size : 32 bit
access : read-only
reset_value : 0x0
reset_Mask : 0x0

DOUT DOUT read-only 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 Resets to Resets to 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DATAOUT

DATAOUT : Data output
bits : 0 - 31 (32 bit)



Is something missing? Is something wrong? can you help correct it ? Please contact us at info@chipselect.org !

This website is sponsored by EmbeetleEmbeetle, an IDE designed from scratch for embedded software developers.